特許
J-GLOBAL ID：200903033989271564
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-013152
公開番号（公開出願番号）：特開平8-204188
出願日： 1995年01月30日
公開日（公表日）： 1996年08月09日
要約：
【要約】【目的】ゲート電極とソース、ドレイン領域との短絡不良を発生させないでソース及びドレイン領域上に高融点金属シリサイド膜を形成することが可能な半導体装置およびその製造方法を提供する。【構成】シリコン基板の主面に設けられたソース及びドレイン領域7上に高融点金属シリサイド膜11を形成した絶縁ゲート電界効果トランジスタにおいて、ゲート電極4の側面の側壁絶縁膜10をシリコン酸化膜5からなる側壁酸化膜15および側壁酸化膜上に形成されたシリコン窒化膜6からなる側壁窒化膜16の2層構造にする。
請求項（抜粋）：
ゲート電極の側面に側壁絶縁膜を有し、シリコン基板の主面に設けられたソース及びドレイン領域上に高融点金属シリサイド膜を形成した絶縁ゲート電界効果トランジスタを具備した半導体装置において、前記側壁絶縁膜は前記ゲート電極の側面に被着して形成されたシリコン酸化膜からなる側壁酸化膜および該側壁酸化膜上に形成されたシリコン窒化膜からなる側壁窒化膜の2層構造であることを特徴とする半導体装置。
IPC (4件)：
H01L 29/78
, H01L 21/336
, H01L 21/28 301
, H01L 21/318
H01L 29/78 301 P
, H01L 29/78 301 L
