特許
J-GLOBAL ID：200903033992780747
半導体記憶装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
高田 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-184298
公開番号（公開出願番号）：特開平5-029573
出願日： 1991年07月24日
公開日（公表日）： 1993年02月05日
要約：
【要約】【目的】 DRAM(Dynamic Random Access Memory)のメモリセルの集積度を向上させる。【構成】 ビット線23が形成された第1のシリコン基板21と、アクセストランジスタ25が縦型に形成された第2のシリコン基板22とを貼り合わせ、その後ワード線32およびキャパシタ34を形成することにより、ビット線23とアクセストランジスタ25とキャパシタ34とが縦に並んだ、DRAMのメモリセルを得る。
請求項（抜粋）：
キャパシタとトランジスタとを単位記憶セルとして備え、前記トランジスタのソース・ドレイン領域の一方に前記キャパシタの下部電極が接続され、他の一方に接続されたビット線と、このビット線に直交する方向に延び、前記トランジスタのゲート電極に接続されたワード線とを有する半導体記憶装置において、半導体基板に形成された前記トランジスタのソース領域とドレイン領域とが縦方向に配設され、ソース領域とドレイン領域とその間の領域との縦に並んだ3層で構成される領域の側面を囲む状態で、ゲート酸化膜を介した前記ゲート電極が形成され、前記キャパシタと、前記トランジスタと、前記ビット線とが縦に一列に並んで形成されたことを特徴とする半導体記憶装置。
FI (2件)：
H01L 27/10 325 E
, H01L 27/10 325 B
