特許
J-GLOBAL ID：200903034024830621
演算装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-062653
公開番号（公開出願番号）：特開平7-038449
出願日： 1994年03月31日
公開日（公表日）： 1995年02月07日
要約：
【要約】【目的】 DSPを用いてビタビ復号を行う際に、パス選択信号の記憶とパスメトリックの選択を効率的に行う。【構成】 メモリ1にnビットの累積計量データ及び生き残りパスの選択データを記憶する。メモリ2に受信系列の値に対して各パスがとるハミング距離のnビットのデータを記憶する。算術論理演算回路5はある1つのパスにおける累積計量及びハミング距離の第1の加算、並びに他の1つのパスにおける累積計量及びハミング距離の第2の加算を行い、加算結果の減算を行う。算術論理演算回路5による加算結果を第1、第2のレジスタ6、7に一時記憶する。算術論理演算回路5により第1、第2の加算結果の減算を行って得られたパスの選択データのnビット分をシフトレジスタ9に一時的に記憶する。マルチプレクサ10により選択データの符号に応じて第1又は第2の加算結果のいずれかを新たな累積計量としてメモリ1に出力する。
請求項（抜粋）：
受信系列に最尤復号法を行い、最新の過去の状態から現在の状態に遷移する最適パスの累積計量を更新してこの受信系列に最も近い伝送系列を選び出すディジタル信号処理プロセッサ内部の演算装置であって、所定の複数ビットであるnビットの上記累積計量データ及び生き残りパスの選択データを記憶する第1のメモリと、上記受信系列の値に対して各パスがとるハミング距離のnビットのデータを記憶する第2のメモリと、1つのパスにおける累積計量及びハミング距離の第1の加算、並びに他の1つのパスにおける累積計量及びハミング距離の第2の加算を行い、これらの加算結果の減算を行う演算手段と、上記第1及び第2の加算結果を一時記憶する第1及び第2のレジスタと、上記演算手段により上記第1及び第2のレジスタに記憶された上記第1及び第2の加算結果の減算を行って得られたパスの選択データのnビット分を一時的に記憶するシフトレジスタと、上記選択データの符号に応じて上記第1と第2の加算結果のいずれかを選択して新たな累積計量として上記第1のメモリに出力する選択手段とを備えたことを特徴とする演算装置。
IPC (4件)：
H03M 13/12
, G06F 11/10 330
, H04L 1/00
, H04L 25/08
