特許

J-GLOBAL ID：200903034043321436

半導体装置およびその製造方法

発明者： 木村 雅俊 ,  杉山 雅夫
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-170968
公開番号（公開出願番号）：特開平9-023005
出願日： 1995年07月06日
公開日（公表日）： 1997年01月21日
要約：

【要約】【目的】 ゲート電極5上およびソース・ドレイン領域10上に、サリサイド技術によりシリサイド層を形成した半導体装置において、上記ゲート電極5およびソース・ドレイン領域10の一部に低抵抗化しない高抵抗領域を信頼性良く形成する。【構成】 ゲート電極5およびソース・ドレイン領域10形成後、レジストマスク17を用いて所定領域にNイオンまたはOイオンを注入した後、全面にTi層11を堆積し、熱処理により自己整合的にシリサイド化することにより、ゲート電極5上およびソース・ドレイン領域10上で所定領域に高抵抗のTixNySizミキシング層19を、それ以外に低抵抗のTiSi2層12を形成する。

請求項（抜粋）：

半導体基板上に、シリコンから成る導電層と、この導電層上にサリサイド技術により形成されたシリサイド層とを有し、上記シリサイド層の一部を、NイオンあるいはOイオンが導入された高抵抗シリサイド層で構成したことを特徴とする半導体装置。

IPC (2件)：

H01L 29/78 ,  H01L 21/336

FI (4件)：

H01L 29/78 301 P ,  H01L 29/78 301 L ,  H01L 29/78 301 G ,  H01L 29/78 301 S