特許

J-GLOBAL ID：200903034045240000

半導体集積回路装置の製造方法

発明者： 福本 佳子 ,  小野塚 利彦
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平7-255919
公開番号（公開出願番号）：特開平9-102445
出願日： 1995年10月03日
公開日（公表日）： 1997年04月15日
要約：

【要約】【課題】 多層レジスト法を用いてレジストパターンを形成する際に、上層のレジスト膜と下層のレジスト膜との界面に相溶(ミキシング)が生じるのを防止する。【解決手段】 半導体基板1上に第1のフォトレジスト膜4を被着した後、第1のフォトレジスト膜4を冷却して固化し、固化した第1のフォトレジスト膜4上に第2のフォトレジスト膜を被着する。フォトレジスト膜4の固化は、例えばその表面に窒素などの冷却気体を吹き付けて行う。

請求項（抜粋）：

半導体基板上に被着したフォトレジスト膜を露光、現像してフォトレジストパターンを形成する工程を有する半導体集積回路装置の製造方法であって、前記半導体基板上に第1のフォトレジスト膜を被着した後、前記第1のフォトレジスト膜を冷却して固化する工程と、前記固化した第1のフォトレジスト膜上に第2のフォトレジスト膜を被着する工程とを含むことを特徴とする半導体集積回路装置の製造方法。

IPC (4件)：

H01L 21/027 ,  G03F 7/022 ,  G03F 7/095 ,  G03F 7/16

FI (5件)：

H01L 21/30 573 ,  G03F 7/022 ,  G03F 7/095 ,  G03F 7/16 ,  H01L 21/30 564 Z