特許

J-GLOBAL ID：200903034051941940

トレーサ

発明者： 岡田 政彦
出願人/特許権者： 茨城日本電気株式会社
代理人 (1件)： 井ノ口 壽
公報種別：公開公報
出願番号（国際出願番号）：特願平3-355199
公開番号（公開出願番号）：特開平5-197596
出願日： 1991年12月20日
公開日（公表日）： 1993年08月06日
要約：

【要約】【目的】 マイクロプロセッサを有する情報処理装置のアドレストレーサのトレース時間の拡大を図る。【構成】 マイクロプロセッサ1と主記憶装置2との間はアドレスバス7,データバス8および制御信号9を含むバスで接続されている。バスにはトレーサ制御回路3とレジスタ4が接続されている。レジスタ4にはマイクロプロセッサ1が読み出した命令のアドレスが順次格納され、トレーサ制御回路3はマイクロプロセッサ1が予め設定されたある特定の命令を実行したときにトレーサメモリ6に対し書き込み指示を行う。トレーサメモリ6はこれによりカウンタ5で示されるアドレスにレジスタ4の内容を書き込む。

請求項（抜粋）：

マイクロプロセッサと、前記マイクロプロセッサが実行するプログラムを格納している第1の記憶装置とから構成される情報処理装置において、前記マイクロプロセッサが実行する命令のアドレスを実行順に記憶する第2の記憶装置と、前記第2の記憶装置のアドレスを発生するカウンタと、前記マイクロプロセッサが前記第1の記憶装置から読み出した命令のアドレスを一時記憶するレジスタと、前記マイクロプロセッサがある特定の命令を実行したときに前記レジスタの内容を前記第2の記憶装置に書き込む指示を行う制御回路と、から構成したことを特徴とするトレーサ。