特許

J-GLOBAL ID：200903034075078924

半導体装置

発明者： 井上 哲夫
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-366771
公開番号（公開出願番号）：特開2001-185685
出願日： 1999年12月24日
公開日（公表日）： 2001年07月06日
要約：

【要約】【課題】 装置間の特性バラツキを抑制でき、かつチップのシュリンクも容易な半導体装置を提供すること【解決手段】 表面および裏面を有した半導体基板1と、半導体基板1の表面に形成された集積回路2と、半導体基板1の裏面に形成され、半導体基板1内に形成された貫通ヴィア6を介して、集積回路2に接続されるインダクタ3とを具備することを特徴としている。

請求項（抜粋）：

第1の面およびこの第1の面とは異なる第2の面を有する半導体基板と、前記半導体基板の前記第1の面に形成された集積回路と、前記半導体基板の前記第2の面に形成され、前記集積回路に接続されるインダクタ素子とを具備することを特徴とする半導体装置。

IPC (5件)：

H01L 27/04 ,  H01L 21/822 ,  H01F 17/00 ,  H01L 27/00 301 ,  H05K 1/11

FI (4件)：

H01F 17/00 B ,  H01L 27/00 301 W ,  H05K 1/11 H ,  H01L 27/04 L

Fターム (16件)：

5E070AA01 ,  5E070AA05 ,  5E070AB01 ,  5E070CB12 ,  5E070CB17 ,  5E070CB18 ,  5E070CB20 ,  5E317AA24 ,  5E317BB01 ,  5E317BB11 ,  5E317CD34 ,  5F038AZ04 ,  5F038CA02 ,  5F038CA12 ,  5F038CD18 ,  5F038EZ20