特許
J-GLOBAL ID：200903034079917424
半導体素子の実装方法
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平9-146212
公開番号（公開出願番号）：特開平10-335385
出願日： 1997年06月04日
公開日（公表日）： 1998年12月18日
要約：
【要約】【課題】 高密度、狭ピッチ配線仕様の基板においても、少ないエネルギーで隣接する電極の短絡を防止できるとともに、半導体素子の電極を基板の電極に確実に接触させることができる半導体素子の実装方法を提供すること。【解決手段】 絶縁性基材1の表面に形成された複数の電極4、もしくは半導体素子2の複数の電極3のうち、少なくとも一方の電極の表面に未硬化性樹脂8が被覆され、未硬化性樹脂8が被覆された部分のうち、電極以外の部分が硬化される。その後、半導体素子2は、異方性導電材料5を介して基板17に接合される。
請求項（抜粋）：
絶縁性基材の表面に複数の電極を形成してなる基板上に複数の電極を有する半導体素子を実装する半導体素子の実装方法において、前記基板の複数の電極もしくは前記半導体素子の複数の電極のうち、少なくとも一方の前記電極の表面に未硬化性樹脂を被覆させる第1の工程と、その第1の工程により前記未硬化性樹脂が被覆された部分のうち、前記電極以外の部分を硬化させる第2の工程と、その第2の工程の後に、前記半導体素子を、導電性の接着剤を介して前記基板に接合させる第3の工程とを備えたことを特徴とする半導体素子の実装方法。
IPC (2件)：
H01L 21/60 311
, H05K 3/32
H01L 21/60 311 S
, H05K 3/32 B
