特許

J-GLOBAL ID：200903034097729856

半導体記憶装置およびその製造方法

発明者： 原田 裕二
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 村山 光威
公報種別：公開公報
出願番号（国際出願番号）：特願平10-320834
公開番号（公開出願番号）：特開2000-150679
出願日： 1998年11月11日
公開日（公表日）： 2000年05月30日
要約：

【要約】【課題】 浮遊ゲート電極と制御ゲート電極間の絶縁膜の信頼性の低下、あるいはメモリーセルサイズを増大することなしに、浮遊ゲート電極と制御ゲート電極間の容量を増大させる。【解決手段】 浮遊ゲート電極4のゲート長手方向における断面形状が凹型形状になるように浮遊ゲート電極4上に溝4aを形成して、浮遊ゲート電極4-制御ゲート電極6間の表面積を大きくすることにより、浮遊ゲート電極4と制御ゲート電極6間のカプリング容量を増大させる。

請求項（抜粋）：

浮遊ゲート電極と、この浮遊ゲート電極に対して設けられる制御ゲート電極などからなる多層電極構造の半導体記憶装置において、前記浮遊ゲート電極に当該浮遊ゲート幅方向に延在する溝を形成したことを特徴とする半導体記憶装置。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434

Fターム (19件)：

5F001AA06 ,  5F001AA30 ,  5F001AB02 ,  5F001AB08 ,  5F001AB09 ,  5F001AD12 ,  5F001AD33 ,  5F001AF10 ,  5F001AG21 ,  5F083EP02 ,  5F083EP03 ,  5F083EP22 ,  5F083EP23 ,  5F083EP53 ,  5F083EP55 ,  5F083GA09 ,  5F083GA22 ,  5F083JA04 ,  5F083PR21