特許
J-GLOBAL ID：200903034104217211
構成可能な集積回路ピン
発明者：
,
出願人/特許権者：
代理人 (1件)：
吉岡 宏嗣 (外2名)
公報種別：公表公報
出願番号（国際出願番号）：特願平9-542364
公開番号（公開出願番号）：特表平11-509949
出願日： 1997年04月12日
公開日（公表日）： 1999年08月31日
要約：
【要約】本発明は、一実施例ではデバイス・クロック入力ピンまたはディジタルI/Oピンのいずれか、または別の実施例ではリセット・ピンまたはディジタルI/Oピンのいずれかでありうる、構成可能なICデバイス・ピン(14)に関する。両方の実施例とも、ピンに対する構成データを記憶すべくメモリ・デバイス(16)を用いる。また、入力/出力ロジック(18)も、ディジタルI/Oピンとして構成されるときにICピン(14)に及びICピンからデータを転送すべくI/O両方の実施例で用いられる。
請求項（抜粋）：
クロック入力ピン及びディジタルス入力/出力(I/O)ピンとして集積回路(IC)デバイス・ピンを構成するシステムであって: ICデバイス・ピン; 前記クロック入力ピンとして前記ICデバイス・ピンを構成するための値を記憶しかつ前記ディジタルI/Oピンとして該ICデバイスを構成するための値を記憶するメモリ手段; 前記メモリ手段の出力に結合され、前記ICデバイス・ピンが前記ディジタルI/Oピンとして構成されるときに該ICデバイス・ピンからデータを書き出しかつ該ICデバイスからデータを読み込むI/Oロジック手段;及び 前記メモリ手段の前記出力及び前記ICデバイス・ピンに結合され、該ICデバイス・ピンが前記クロック入力ピンとして構成されるときに該ICデバイス・ピンに結合されたICデバイスにクロック信号を出力するシステムクロック・ロジック・ゲート手段を、組合せで、備えていることを特徴とするシステム。
IPC (2件)：
G06F 15/78 510
, G11C 16/06
G06F 15/78 510 E
, G11C 17/00 631
