特許

J-GLOBAL ID：200903034121382846

半導体メモリ装置のキャパシタ及びその製造方法

発明者： 陳 大濟 ,  鄭 泰榮 ,  朴 泳雨
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 高月 猛
公報種別：公開公報
出願番号（国際出願番号）：特願平4-265348
公開番号（公開出願番号）：特開平5-198745
出願日： 1992年09月07日
公開日（公表日）： 1993年08月06日
要約：

【要約】【目的】制限面積内で、より一層増加された表面積、高容量をもつキャパシタ、及びその製造方法を提供する。【構成】基板上の制限領域に形成された導体層の第1電極(ストレージ電極)36に多数のマイクロトレンチ(又はマイクロシリンダ)を形成した後、該第1電極表面に誘電体層40、及び第2電極(プレート電極)42を形成するようにしている。この第1電極のマイクロトレンチは、第1電極の表面に突部を形成する工程、該突部の各側面にエッチングマスク層を形成する工程、及び該エッチングマスク層をマスクとして異方性エッチングを行う工程を実施することにより形成されるようになっている。

請求項（抜粋）：

基板上の制限領域に形成された導体層の第1電極と、前記第1電極上に形成された誘電体層と、この誘電体層上に形成された第2電極とから構成されるキャパシタにおいて、前記導体層の表面の所定の領域が少なくとも多数のマイクロトレンチを有する第1電極であることを特徴とするキャパシタ。

IPC (2件)：

H01L 27/04 ,  H01L 27/108

引用特許：

審査官引用 (3件)

• 特開平4-207066
  
• 特開平3-165552
  
• 特開平3-166730