漏れ電流を減少した集積回路

発明者： , ,
出願人/特許権者：
代理人 (1件)：大島陽一
公報種別：公表公報
出願番号（国際出願番号）：特願2008-527203
公開番号（公開出願番号）：特表2009-505588
出願日： 2006年08月16日
公開日（公表日）： 2009年02月05日
要約：

【課題】漏れ電流を減少させるための改良した手段を備える集積回路を提供する。【解決手段】コモンソースノードに接続したソースを備えるNMOSトランジスタでは、コモンソースノードが接地されたとき、NMOSトランジスタに漏れ電流が流れる。この漏れ電流を減少させるため、コモンソースノードの電圧の電位を上昇させる。同様に、コモンソースノードに接続したソースを備えるPMOSトランジスタでは、コモンソースノードが電源電圧VDDにされたとき、PMOSトランジスタに漏れ電流が流れる。この漏れ電流を減少させるため、コモンソースノードの電圧の電位を低下させる。【選択図】図1

請求項（抜粋）：

複数の回路からなるアレイの漏れ電流を減少させる方法であって、個々の回路が、アクティブモード及び非アクティブモードを有し、かつ少なくとも1つのNMOSトランジスタを含み、前記NMOSトランジスタが、コモンソースノードに接続したソースを備え、前記個々の回路について、当該回路が前記非アクティブモードであれば、前記NMOSトランジスタのゲートの電圧をグランド電圧VSSとし、当該回路が前記非アクティブモードで、そのソースの電圧を前記VSSとし、かつそのドレインの電圧を電源電圧VDDとしたとき、第1の漏れ電流が流れるように前記NMOSトランジスタのサイズが定められ、該方法が、前記アレイ内の前記回路の全てが非アクティブモードであれば、前記コモンソースノード及びグランド端子間に接続された第1のトランジスタをオンにし、前記コモンソースノードの電圧が、前記VSSよりも高い電位でフロートし、それによって、前記第1の漏れ電流よりも小さな第2の漏れ電流が流れるよう、前記NMOSトランジスタを駆動するように前記第1のトランジスタのサイズが定められていることを特徴とする方法。

IPC (5件)：

H03K 19/00 , H01L 21/822 , H01L 27/04 , G11C 11/41 , G11C 11/413

FI (5件)：

H03K19/00 A , H01L27/04 D , H01L27/04 F , G11C11/34 A , G11C11/34 335A

Fターム (18件)：

5B015HH04 , 5B015JJ05 , 5B015JJ07 , 5B015KB62 , 5F038CD02 , 5F038CD16 , 5F038DF05 , 5F038DF08 , 5F038EZ20 , 5J056AA00 , 5J056BB17 , 5J056BB49 , 5J056CC03 , 5J056DD13 , 5J056DD28 , 5J056FF07 , 5J056FF08 , 5J056GG09

前のページに戻る