特許
J-GLOBAL ID:200903034152146520
半導体集積回路
発明者:
出願人/特許権者:
代理人 (1件):
特許業務法人明成国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2002-265369
公開番号(公開出願番号):特開2004-104570
出願日: 2002年09月11日
公開日(公表日): 2004年04月02日
要約:
【課題】非アクセスモードにおいても、インタフェース回路に供給される電源電圧よりも高く、インタフェース回路を構成するトランジスタのゲート電極に許容される最大定格電圧よりも高い電位の信号の入力を許容する。【解決手段】外部入力端子と入力バッファの入力端との間で接続され、外部入力端子から入力される外部信号を入力バッファの入力端に伝えるためのトランスファゲートのゲート電極に印加するゲート電圧は、ゲート電圧制御回路によって生成される。ゲート電圧制御回路は、アクセスモードにおいて、半導体集積回路の電源電圧として印加される比較的高い第1の電圧に基づいて生成された電圧を前記ゲート電圧として出力し、非アクセスモードにおいて、半導体集積回路の電源電圧として印加される比較的低い第2の電圧に基づいて生成された電圧を前記ゲート電圧として出力する。【選択図】 図1
請求項(抜粋):
電源電圧として印加される比較的高い第1の電圧と比較的低い第2の電圧のうち、外部からの信号を受け取るためのインタフェース回路に印加される前記第1の電圧の供給が遮断されることにより、外部アクセスが実行されない非アクセスモードにおいて、前記インタフェース回路の動作を停止することが可能な半導体集積回路であって、
前記インタフェース回路は、
前記第1の電圧が電源電圧として少なくとも印加されて動作する入力バッファと、
外部入力端子と、前記入力バッファの入力端との間で接続され、前記外部入力端子から入力される外部信号を前記入力バッファの入力端に伝えるためのトランスファゲートと、
前記トランスファゲートのゲート電極に印加するゲート電圧を出力するゲート電圧制御回路と、を備えており、
前記ゲート電圧制御回路は、
外部アクセスが実行されるアクセスモードにおいて、前記第1の電圧に基づいて生成された電圧を前記ゲート電圧として出力し、
前記非アクセスモードにおいて、前記第2の電圧に基づいて生成された電圧を前記ゲート電圧として出力する、半導体集積回路。
IPC (5件):
H03K19/0175
, H01L21/822
, H01L27/04
, H03K17/687
, H03K19/00
FI (4件):
H03K19/00 101K
, H03K19/00 A
, H03K17/687 G
, H01L27/04 M
Fターム (34件):
5F038BH15
, 5F038CD15
, 5F038DF16
, 5F038EZ20
, 5J055AX00
, 5J055BX17
, 5J055CX00
, 5J055DX22
, 5J055DX61
, 5J055DX72
, 5J055EX07
, 5J055EY21
, 5J055EZ00
, 5J055EZ07
, 5J055EZ12
, 5J055EZ51
, 5J055FX19
, 5J055FX37
, 5J055GX01
, 5J055GX06
, 5J055GX07
, 5J056AA01
, 5J056BB00
, 5J056CC00
, 5J056CC04
, 5J056DD13
, 5J056DD28
, 5J056EE06
, 5J056EE08
, 5J056FF07
, 5J056FF08
, 5J056GG09
, 5J056KK02
, 5J056KK03
前のページに戻る