特許
J-GLOBAL ID：200903034158759842
PWM制御回路、マイクロコンピュータ、及び電子機器
発明者：
,
出願人/特許権者：
代理人 (1件)：
井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-069709
公開番号（公開出願番号）：特開2000-269816
出願日： 1999年03月16日
公開日（公表日）： 2000年09月29日
要約：
【要約】【課題】 高分解能のPWM信号を小さな回路規模で生成できるPWM制御回路、マイクロコンピュータ、及び電子機器を提供すること。【解決手段】 PWM周期設定レジスタ10、カウンタ12、エッジ点設定レジスタ14、第1のエッジ点においてPWM信号のレベルを変化させるPWM出力回路20、エッジ点設定レジスタ14の下位に付加して設けられ第1のエッジ点の遅延時間を特定する遅延設定レジスタ16を含む。PWM出力回路20は、遅延設定レジスタ16の設定値に応じて第1のエッジ点をCLKの1クロック周期よりも短い期間だけ遅延させる。これによりPWM信号の分解能を向上できる。遅延設定レジスタ16に1ビット又は2ビットの設定値を記憶させ、この設定値に応じて、1/2クロック周期だけ第1のエッジ点を遅延させたり、1/4、2/4、3/4クロック周期だけ第1のエッジ点を遅延させる。
請求項（抜粋）：
PWM信号を生成するためのPWM制御回路であって、所与の動作クロックに基づいてカウント値をインクリメント又はデクリメントするカウンタと、PWM信号のレベルが変化する点である第1のエッジ点を特定するためのエッジ点設定値を記憶するエッジ点設定レジスタと、前記カウンタからの前記カウント値と前記エッジ点設定レジスタからの前記エッジ点設定値とに基づいて、前記エッジ点設定値により特定される前記第1のエッジ点においてPWM信号のレベルを変化させるPWM出力回路と、前記エッジ点設定レジスタの下位に付加して設けられ、前記第1のエッジ点の遅延時間を特定するための少なくとも1ビットの遅延設定値を記憶する遅延設定レジスタとを含み、前記PWM出力回路が、前記遅延設定レジスタに記憶された前記遅延設定値に応じて、前記第1のエッジ点を、前記動作クロックの1クロック周期よりも短い期間だけ遅延させることを特徴とするPWM制御回路。
IPC (5件)：
H03M 1/82
, H02M 1/08 311
, H03M 5/08
, H04L 25/49
, H02M 7/48
H03M 1/82
, H02M 1/08 311 D
, H03M 5/08
, H04L 25/49 H
, H02M 7/48 F
5H007AA04
, 5H007BB00
, 5H007DB01
, 5H007DB12
, 5H007EA03
, 5H007EA08
, 5H740AA01
, 5H740AA03
, 5H740BB01
, 5H740BB02
, 5H740BB04
, 5H740BB05
, 5H740BB07
, 5H740BB08
, 5H740BC06
, 5H740JA28
, 5J022AA01
, 5J022BA07
, 5J022CE06
, 5J022CE08
, 5J022CF08
, 5K029AA18
, 5K029GG03
, 5K029LL08
, 5K029LL14
, 5K029LL19
, 5K029LL20
