特許
J-GLOBAL ID：200903034171401337
マルチプロセッサシステム
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-015912
公開番号（公開出願番号）：特開平5-210640
出願日： 1992年01月31日
公開日（公表日）： 1993年08月20日
要約：
【要約】【目的】共有メモリ及び共有バスをパイプライン的にアクセスするマルチプロセッサシステムにおいて、スループットを低下させずに、共有変数の排他制御を実現する。【構成】ロック制御回路(500)に、ロック中表示フラグレジスタ(501)を設け、ロック中に他のプロセッサからのロックアクセスまたはロック中の共有変数へのアクセスを抑止し、ロック解除後に受け付ける。【効果】共有変数の排他的なアクセスの最中に、共有変数へのアクセスでないメモリアクセスを実行することにより、スループットの低下を防止できる。
請求項（抜粋）：
バスを介して相互に接続された複数のプロセッサと、上記バスに接続されるとともに、上記複数のプロセッサによって共有される共有データを格納するメモリとを具備してなり、上記複数のプロセッサの一方のプロセッサが上記メモリの上記共有データをアクセスしている間に、上記複数のプロセッサの他方のプロセッサからの上記共有データへのメモリアクセス要求の受付けを拒絶する一方、上記他方のプロセッサからの上記共有データのアドレスと異なるアドレスへのメモリアクセス要求を受付けるメモリアクセス制御回路を更に具備してなることを特徴とするマルチプロセッサシステム。
引用特許：
前のページに戻る
