特許
J-GLOBAL ID:200903034180127922
半導体装置
発明者:
,
出願人/特許権者:
代理人 (1件):
竹中 岑生 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-130462
公開番号(公開出願番号):特開2002-329785
出願日: 2001年04月27日
公開日(公表日): 2002年11月15日
要約:
【要約】【課題】 アナログ用ポリシリコンキャパシタを的確に保護できるダミーパターンを持つ半導体装置を得る。【解決手段】 アナログ用ポリシリコンキャパシタを保護するためのダミーパターン8,9をゲート電極層・下層電極層の2層構造またはゲート電極層・誘電体層・下部電極層の3層構造で形成した。
請求項(抜粋):
アナログ用ポリシリコンキャパシタを保護するためのダミーパターンをゲート電極層・下層電極層の2層構造で形成したことを特徴とする半導体装置。
IPC (2件):
FI (2件):
H01L 27/04 H
, H01L 27/04 C
Fターム (10件):
5F038AC01
, 5F038AC05
, 5F038BH01
, 5F038BH11
, 5F038CA18
, 5F038EZ11
, 5F038EZ15
, 5F038EZ16
, 5F038EZ17
, 5F038EZ20
前のページに戻る