特許
J-GLOBAL ID:200903034185905524
半導体集積回路チップ
発明者:
出願人/特許権者:
代理人 (1件):
高矢 諭 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平5-204845
公開番号(公開出願番号):特開平7-058294
出願日: 1993年08月19日
公開日(公表日): 1995年03月03日
要約:
【要約】【目的】 ノイズの悪影響を受け易いキャパシタへのノイズの混入を減少する。【構成】 対向するポリシリコン配線46a の電極とアルミニウム配線48a の電極とによってキャパシタが形成されている。該キャパシタは、該キャパシタに蓄えられた電荷量に依存した動作をする内部回路に用いられている。ウェル42a は、前記キャパシタを作り込んだキャパシタレイヤでの、該キャパシタの電極部と基板との間に形成されている。又、パッド10は、前記ウェル42に接続され、又、当該半導体集積回路チップの外部との接続に用いられる。又、該パッド10は、前記ウェル42の電位バイアス専用に設けられた定電位供給パッドとして用いられている。前記ウェル42a によって、ノイズが混入されている基板40からの前記キャパシタへの悪影響を減少することができている。
請求項(抜粋):
その内部に作り込んだキャパシタに蓄えられた電荷量に依存した動作をする内部回路を備えた半導体集積回路チップにおいて、前記キャパシタを作り込んだキャパシタレイヤでの、該キャパシタの電極部と基板との間に形成された分離電極と、該分離電極に接続され、又、当該半導体集積回路チップの外部との接続に用いられる、前記分離電極の電位バイアス専用に設けられた定電位供給パッドとを備えたことを特徴とする半導体集積回路チップ。
IPC (3件):
H01L 27/04
, H01L 21/822
, H01L 21/82
FI (3件):
H01L 27/04 C
, H01L 21/82 P
, H01L 27/04 E
引用特許:
審査官引用 (4件)
-
特開昭63-029962
-
特開平2-305460
-
特開平3-016163
前のページに戻る