特許
J-GLOBAL ID：200903034213387640
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
綿貫 隆夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-060918
公開番号（公開出願番号）：特開平11-260963
出願日： 1998年03月12日
公開日（公表日）： 1999年09月24日
要約：
【要約】【課題】 半導体装置の薄型化、軽量化を図り、信頼性の高い製品として提供する。【解決手段】 放熱板12の一方の面に半導体素子10の裏面側が接合され、前記半導体素子と電気的に接続される配線パターンが設けられた基板16が、前記放熱板の一方の面側に、前記半導体素子の表面側の電極22と前記配線パターンの一端側とが電気的に接続されて該半導体素子が搭載された基板の周囲が接着されるようにして支持された半導体装置であって、前記基板16が、前記半導体素子10が搭載された領域と前記放熱板12に接着された領域の境界部分で段差状に成形されており、前記基板16の放熱板12に接着された領域の他面側に、前記配線パターンと電気的に接続された外部接続端子18aが、前記基板16の半導体素子10が搭載された領域の他面側の面よりも突出して形成されていることを特徴とする。
請求項（抜粋）：
放熱板の一方の面に半導体素子の裏面側が接合され、前記半導体素子と電気的に接続される配線パターンが設けられた基板が、前記放熱板の一方の面側に、前記半導体素子の表面側の電極と前記配線パターンの一端側とが電気的に接続されて該半導体素子が搭載された基板の周囲が接着されるようにして支持された半導体装置であって、前記基板が、前記半導体素子が搭載された領域と前記放熱板に接着された領域の境界部分で段差状に成形されており、前記基板の放熱板に接着された領域の他面側に、前記配線パターンと電気的に接続された外部接続端子が、前記基板の半導体素子が搭載された領域の他面側の面よりも突出して形成されていることを特徴とする半導体装置。
IPC (4件)：
H01L 23/12
, H01L 21/56
, H01L 21/60 311
, H01L 23/28
H01L 23/12 L
, H01L 21/56 J
, H01L 21/60 311 S
, H01L 23/28 D
