特許

J-GLOBAL ID：200903034230873264

フリップチップ実装半導体装置の製造方法及びフリップチップ実装半導体装置

発明者： 横井 哲哉
出願人/特許権者： 株式会社東芝
代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願2004-331565
公開番号（公開出願番号）：特開2006-147620
出願日： 2004年11月16日
公開日（公表日）： 2006年06月08日
要約：

【課題】接続媒体溜りの位置をコントロールすることができるとともに配線間隔が狭い場合であっても端子間隔を十分に確保することができ、また容易により端子を形成することができるフリップチップ実装半導体装置の製造方法及びフリップチップ実装半導体装置を提供する。【解決手段】フリップチップ実装半導体装置1は、インターポーザ基板2上に、幅が一方から他方にかけて徐々に小さい複数の端子6と、端子6の少なくとも一方の端部にそれぞれ連設された配線7とを形成する工程と、端子6上にそれぞれ半田層を形成する工程と、半田層を溶融させて、端子6上に半田溜りを形成する工程と、半導体チップ3に設けられた複数の突起状電極を、半田溜りを介して端子6にそれぞれ電気的に接続するとともに固定する工程とを含む方法により形成される。【選択図】図1

請求項（抜粋）：

フリップチップ実装用基板上に、幅が一方の端部から他方の端部にかけて徐々に小さい複数の端子と、前記各端子の少なくとも一方の端部にそれぞれ連設された配線とを形成する工程と、 前記各端子上にそれぞれ接続媒体層を形成する工程と、 前記各接続媒体層を溶融させて、前記各端子上に接続媒体溜りを形成する工程と、 半導体チップに設けられた複数の突起状電極を、前記各接続媒体溜りを介して前記各端子にそれぞれ電気的に接続するとともに固定する工程と を具備することを特徴とするフリップチップ実装半導体装置の製造方法。

IPC (2件)：

H01L 21/60 ,  H01L 23/12

FI (2件)：

H01L21/60 311Q ,  H01L23/12 F

Fターム (5件)：

5F044KK09 ,  5F044KK12 ,  5F044KK17 ,  5F044LL01 ,  5F044QQ02

引用特許：

出願人引用 (1件)

• 特許3420076号公報