特許
J-GLOBAL ID:200903034246669330

能動終端抵抗値較正回路、メモリチップ及び能動終端抵抗較正方法

発明者:
出願人/特許権者:
代理人 (1件): 大塚 康徳 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-364279
公開番号(公開出願番号):特開2003-280779
出願日: 2002年12月16日
公開日(公表日): 2003年10月02日
要約:
【要約】【課題】工程、電圧、または温度の変化に鈍感に終端抵抗値を較正できる較正方法を提供する。【解決手段】(a)第1可変抵抗の抵抗値を外部抵抗の抵抗値に較正すると共に、第2可変抵抗の抵抗値を前記第1可変抵抗の抵抗値に較正する段階と、(b)前記能動終端抵抗の抵抗値を前記外部抵抗の抵抗値に較正する段階とを備える。前記(a)段階は第1制御コードに応答して前記第1可変抵抗の抵抗値を前記外部抵抗の抵抗値に較正すると共に、第2制御コードに応答して前記第2可変抵抗の抵抗値を前記第1可変抵抗の抵抗値に較正する段階を備える。前記第1制御コードは前記第1可変抵抗の抵抗値と前記外部抵抗の抵抗値との比較結果に応じて生じ、前記第2制御コードは前記第1可変抵抗の抵抗値と前記第2可変抵抗の抵抗値との比較結果に応じて生じる。前記(a)段階は前記第1可変抵抗の抵抗値と前記第2抵抗の抵抗値とが同時に増減する段階を備える。
請求項(抜粋):
能動終端抵抗の抵抗値を較正する方法において、(a)第1可変抵抗の抵抗値を外部抵抗の抵抗値に較正すると共に、第2可変抵抗の抵抗値を前記第1可変抵抗の抵抗値に較正する段階と、(b)前記能動終端抵抗の抵抗値を前記外部抵抗の抵抗値に較正する段階とを備えることを特徴とする能動終端抵抗の抵抗値較正方法。
IPC (3件):
G06F 3/00 ,  G11C 11/401 ,  H03K 19/0175
FI (3件):
G06F 3/00 K ,  H03K 19/00 101 Q ,  G11C 11/34 362 Z
Fターム (22件):
5J056AA40 ,  5J056BB27 ,  5J056CC00 ,  5J056CC09 ,  5J056CC17 ,  5J056DD13 ,  5J056DD29 ,  5J056DD59 ,  5J056EE15 ,  5J056FF08 ,  5J056GG13 ,  5M024AA22 ,  5M024AA44 ,  5M024AA91 ,  5M024BB30 ,  5M024DD20 ,  5M024GG06 ,  5M024GG15 ,  5M024HH09 ,  5M024PP01 ,  5M024PP02 ,  5M024PP03
引用特許:
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る