特許

J-GLOBAL ID：200903034282899555

メモリー制御装置

発明者： 伊藤 尚之
出願人/特許権者： 松下電器産業株式会社
代理人 (3件)： 岩橋 文雄 ,  坂口 智康 ,  内藤 浩樹
公報種別：公開公報
出願番号（国際出願番号）：特願2003-297133
公開番号（公開出願番号）：特開2005-070930
出願日： 2003年08月21日
公開日（公表日）： 2005年03月17日
要約：

【課題】入出力用のクロックを主に基板の配線長によって調整しているため、基板製作後にしか調整確認ができない、基板や半導体部品の個体ばらつきもあり、データ転送速度を上げることが困難であるといった問題を解決することを目的とする。【解決手段】入力信号もしくは出力信号に対して複数の遅延を挿入可能な遅延回路103と、挿入する遅延量を設定する遅延選択回路102と、最適な遅延量を決定する最適遅延判定手段101とを備え、入力もしくは出力、またはその両方について最適な遅延を挿入する。【選択図】図1

請求項（抜粋）：

基準となる単一のクロックと、入力信号に対して複数の遅延を挿入可能な遅延回路と、挿入する遅延量を設定する遅延選択回路と、最適な遅延量を決定する最適遅延判定手段とを備えたメモリー制御装置。

IPC (2件)：

G06F12/00 ,  G06F1/10

FI (2件)：

G06F12/00 564D ,  G06F1/04 330A

Fターム (5件)：

5B060CC03 ,  5B079AA07 ,  5B079BC03 ,  5B079CC02 ,  5B079DD06

引用特許：

出願人引用 (1件)

• メモリ制御装置
  公報種別：公開公報   出願番号：特願2001-078551   出願人：株式会社リコー