特許

J-GLOBAL ID：200903034287338896

半導体メモリ装置及びその製造方法

発明者： 後藤 利久
出願人/特許権者： シャープ株式会社
代理人 (1件)： 小池 隆彌
公報種別：公開公報
出願番号（国際出願番号）：特願平11-242603
公開番号（公開出願番号）：特開2001-068565
出願日： 1999年08月30日
公開日（公表日）： 2001年03月16日
要約：

【要約】【課題】 ROMデータの記憶のため、ゲート電極上からイオン注入を行うが、素子分離領域はセルのチャネル部と同一平面上にあるため、イオン注入された不純物が横方向に広がり、隣接するセルトランジスタへ影響を与えてしまう。【解決手段】 半導体基板1に複数のソース/ドレイン領域5となる拡散領域が互いに平行に配列され、且つ、半導体基板1上には拡散領域5と交差する方向に半導体基板上にゲート絶縁膜6を介してゲート電極7が複数本互いに平行に形成され、拡散領域5及びゲート電極7形成領域以外の領域の半導体基板1に溝10が形成され、溝10に層間絶縁膜11が埋設されることによって、素子分離領域を成している。

請求項（抜粋）：

半導体基板に複数のソース/ドレイン領域となる拡散領域が互いに平行に配列され、且つ、前記半導体基板上には前記拡散領域と交差する方向に前記半導体基板上にゲート絶縁膜を介してゲート電極が複数本互いに平行に形成され、前記拡散領域及びゲート電極形成領域以外の領域の半導体基板に溝が形成され、該溝に絶縁膜が埋設されることによって、素子分離領域を成していることを特徴とする半導体メモリ装置。

IPC (2件)：

H01L 21/8246 ,  H01L 27/112

Fターム (15件)：

5F083CR02 ,  5F083GA02 ,  5F083GA09 ,  5F083GA28 ,  5F083JA32 ,  5F083JA35 ,  5F083JA53 ,  5F083NA01 ,  5F083PR03 ,  5F083PR06 ,  5F083PR07 ,  5F083PR12 ,  5F083PR21 ,  5F083PR29 ,  5F083PR36

引用特許：

審査官引用 (3件)

• 半導体ROM装置及びその製造方法
  公報種別：公開公報   出願番号：特願平9-176825   出願人：聯華電子股分有限公司
• 特開平2-205073
  
• 特開平2-205073