特許
J-GLOBAL ID：200903034304205005
MOS型半導体集積回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-315939
公開番号（公開出願番号）：特開平5-211296
出願日： 1991年11月29日
公開日（公表日）： 1993年08月20日
要約：
【要約】【構成】ユニットセル8内に論理ゲート1の出力信号をしゃ断するスイッチ2と,ICの機能を実現する為の本来の信号線4とテスト用のプローブ信号5とに論理ゲート1の出力信号を分配するスイッチ6を設ける。【効果】スイッチ2とスイッチ6を同期して切り替えることにより、本来の信号線4とプローブ信号線5を共通にし、信号配線数を減らすことができる。更に絶縁基板上に論理ゲート1を作り、基板バイアス効果でスイッチ2の機能を実現すると、スイッチングゲートを削除できテスト回路付加によるIC面積の増大を防ぐことができる。
請求項（抜粋）：
半導体集積回路装置として所望とする機能を実現する為の本来の回路とは別に、前記回路を構成する各々の論理ゲートの出力をハイ・インピーダンス状態にする信号しゃ断手段と、所望する機能を実現する為の本来の信号線と、前記論理ゲートの論理値を検出する為のブローブ信号線と前記本来の信号線とに前記論理ゲートの出力を分配する信号選択手段とからなるテスト容易化手段を備えることを特徴とするMOS型半導体集積回路装置。
IPC (4件)：
H01L 27/04
, G01R 31/28
, H01L 21/66
, H01L 21/82
G01R 31/28 V
, H01L 21/82 T
