特許
J-GLOBAL ID：200903034312154819
ヘテロ接合バイポーラトランジスタの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
柏谷 昭司 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-213182
公開番号（公開出願番号）：特開平11-054522
出願日： 1997年08月07日
公開日（公表日）： 1999年02月26日
要約：
【要約】【課題】 ヘテロ接合バイポーラトランジスタの製造方法に関し、エミッタガードリング層を再現性良く形成する。【解決手段】 基板1上に、コレクタ層2,3、ベース層4、及び、エミッタ層の一部5をエピタキシャル成長させたのち、残りのエミッタ層8をトランジスタ真性部7となる領域に選択成長させる。
請求項（抜粋）：
基板上に、コレクタ層、ベース層、及び、エミッタ層の一部をエピタキシャル成長させたのち、残りのエミッタ層をトランジスタ真性部となる領域に選択成長させることを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
IPC (3件)：
H01L 21/331
, H01L 29/73
, H01L 29/205
