特許
J-GLOBAL ID：200903034313178347
可変遅延線回路
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-102633
公開番号（公開出願番号）：特開平9-289436
出願日： 1996年04月24日
公開日（公表日）： 1997年11月04日
要約：
【要約】【課題】 製造プロセスばらつき、環境温度変動および電源電圧変動の影響を抑制して、高精度な遅延量を実現できる可変遅延線回路を提供する。【解決手段】 遅延ブロック102は、互いにカスケード接続された複数の遅延バッファ回路を含み、各々の遅延バッファ回路からの出力をセレクタ回路104が選択信号Sに応じて選択することで、対応する遅延量の信号が出力される。遅延ブロック102には、外部から与えられる信号INと、基準信号発生回路112からの基準信号Mtrとが時分割して与えられる。遅延量検出回路116は、基準信号Mtrの遅延量を検出し、これに応じて所定時間の遅延量を与える遅延バッファ回路を指定するデータRを出力する演算器108は、データRに基づいて、遅延量指定データTに対応する遅延バッファ回路を指定するための制御データDの値を更新する。
請求項（抜粋）：
外部からの遅延量指定データに応じて、入力信号を対応する時間遅延させて、遅延信号として出力する可変遅延線回路であって、前記遅延量指定データを受けて、対応する制御データを出力する制御手段と、前記入力信号を受けて、前記制御データに応じた時間だけ遅延させて出力する信号遅延手段と、前記入力信号と時分割して、前記信号遅延手段に基準信号を与え、前記基準信号の遅延量を検出する検出手段とを備え、前記制御手段は、前記遅延量検出手段の検出結果に応じて、前記遅延量指定データに対応する遅延量が一定となるように、前記制御データを更新する、可変遅延線回路。
IPC (4件)：
H03H 11/26
, H01L 27/04
, H01L 21/822
, H03K 5/00
H03H 11/26 A
, H01L 27/04 D
, H03K 5/00 S
