特許

J-GLOBAL ID：200903034323745088

半導体装置およびその製造方法

発明者： 渋江 人志
出願人/特許権者： ソニー株式会社
代理人 (1件)： 飯阪 泰雄
公報種別：公開公報
出願番号（国際出願番号）：特願2002-185929
公開番号（公開出願番号）：特開2004-031649
出願日： 2002年06月26日
公開日（公表日）： 2004年01月29日
要約：

【課題】チップスタック構成の半導体チップの裏面(非回路面)を電源電位またはグランド電位とし得る半導体装置およびその製造方法を提供すること。【解決手段】配線基板1に直接にフェイスアップに搭載される半導体チップAの裏面は異方性導電フィルム12fによって配線基板1の電源電位(またはグランド電位)の電極パッドに接続される。また、半導体チップAにフェイスアップに重ねる半導体チップBの裏面には等方性導電フィルム11fによって銅箔Mが接着される。この銅箔Mは半導体チップAの回路面2aと向かい合うので、両者を絶縁フィルム13fによって接着して、半導体チップAと半導体チップBがスタックされる。そして、銅箔Mは配線基板1の電源電位(またはグランド電位)の電極パッドに接続され、半導体チップAと半導体チップBの電極パッドはそれぞれ配線基板1の対応する電極パッドに接続される。【選択図】 図1

請求項（抜粋）：

配線基板上に複数個の半導体チップが回路面を上向きまたは下向きとして重ねて搭載されるチップスタック構成の半導体装置において、 前記半導体チップの裏面(非回路面)が前記配線基板より高い位置にある場合に、前記裏面を前記配線基板と電気的に接続するための金属板が前記裏面に接して設けられている ことを特徴とする半導体装置。

IPC (3件)：

H01L25/065 ,  H01L25/07 ,  H01L25/18

FI (1件)：

H01L25/08 Z

引用特許：

審査官引用 (3件)

• 特開平4-056262
  
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平11-071908   出願人：新光電気工業株式会社
• 特開平4-056262