特許

J-GLOBAL ID：200903034327870421

半導体記憶装置

発明者： 小笠原 悟
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 岡田 敬
公報種別：公開公報
出願番号（国際出願番号）：特願平7-304343
公開番号（公開出願番号）：特開平9-148535
出願日： 1995年11月22日
公開日（公表日）： 1997年06月06日
要約：

【要約】【課題】 トランジスタ性能を損なうことのない半導体記憶装置を簡単な構成で提供すること。【解決手段】 Si基板1上に形成されたライズドドレイン構造のトランジスタのドレイン電極と、強誘電体薄膜18を蓄積部とするキャパシタ20の下部電極17とを直接接続したもので、キャパシタ20の下部電極17として、強誘電体薄膜18を構成する元素の拡散を防止する性質を有するIrO2 /Ir積層膜を用いる。すなわち、トランジスタがライズドドレイン構造であるので、キャパシタ20と直接接続しても、誘電体の元素が基板に拡散しにくい。特に、キャパシタ20の下部電極として、IrO2 /Ir積層膜を用いることにより、誘電体の元素が基板に拡散することをより強力に抑制することができる。

請求項（抜粋）：

半導体基板上に形成されたライズドドレイン構造のトランジスタのドレイン部と、誘電体を挟む一対の電極により構成したキャパシタの電極とを直接接続したことを特徴とする半導体記憶装置。

IPC (9件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (5件)：

H01L 27/10 651 ,  H01L 27/04 C ,  H01L 27/08 321 E ,  H01L 27/10 671 Z ,  H01L 29/78 371