特許

J-GLOBAL ID：200903034333859197

フラッシュメモリ素子とそのプログラム方法

発明者： 金 基 錫
出願人/特許権者： 株式会社ハイニックスセミコンダクター
代理人 (1件)： 中川 裕幸
公報種別：公開公報
出願番号（国際出願番号）：特願2007-163671
公開番号（公開出願番号）：特開2008-090997
出願日： 2007年06月21日
公開日（公表日）： 2008年04月17日
要約：

【課題】ワードライン単位でプログラム動作を実施して、同一ワードラインを共有するのセルをプログラムすることにより、隣接するセル間での干渉防止に有効なフラッシュメモリ素子とそのプログラム方法を提供する。【解決手段】複数のメモリストリングにそれぞれ連結されたビットラインのすべてを選択する工程、ワードラインを選択する工程、選択されたワードラインに連結されたすべてのメモリセル100に下位ビットをプログラムした後に上位ビットをプログラムする工程、ワードラインの選択工程及び上位ビットのプログラム工程を繰り返す工程を含んでなっている。したがって、ワードラインを共有するすべてのメモリセルが同時にプログラムされるため、隣接するセル間での干渉を有効に防止する。また、たとえば2つのセルストリングが1つの頁バッファ(P1〜Pn, PB1〜PBi)を共有するため、チップサイズの拡大を防止し、面積効率を向上させる。【選択図】 図3B

請求項（抜粋）：

複数のメモリストリングにそれぞれ連結されたビットラインのすべてを選択する工程と、 ワードラインを選択する工程と、 選択された前記ワードラインに連結されたすべてのメモリセルに下位ビットをプログラムした後、上位ビットをプログラムする工程と、 前記ワードラインの選択工程及び前記上位ビットのプログラム工程を繰り返す工程と、 を含むことを特徴とするフラッシュメモリ素子のプログラム方法。

IPC (6件)：

G11C 16/02 ,  H01L 21/824 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792 ,  G11C 16/06

FI (5件)：

G11C17/00 611G ,  H01L27/10 434 ,  H01L29/78 371 ,  G11C17/00 641 ,  G11C17/00 634A

Fターム (19件)：

5B125BA01 ,  5B125CA19 ,  5B125DB02 ,  5B125EA05 ,  5F083EP22 ,  5F083EP33 ,  5F083EP34 ,  5F083EP76 ,  5F083GA15 ,  5F083LA04 ,  5F083LA12 ,  5F083LA16 ,  5F083ZA21 ,  5F101BB02 ,  5F101BD02 ,  5F101BD22 ,  5F101BD34 ,  5F101BE05 ,  5F101BF05