特許

J-GLOBAL ID：200903034346962582

ドライエッチング方法及び半導体装置の製造方法

発明者： 福田 誠一
出願人/特許権者： ソニー株式会社
代理人 (1件)： 小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-048638
公開番号（公開出願番号）：特開2000-252259
出願日： 1999年02月25日
公開日（公表日）： 2000年09月14日
要約：

【要約】【課題】 良好な形状制御性が得られ、ゲート絶縁膜を破壊することなく、タングステンが積層されたゲート電極を形成する。【解決手段】 ゲート絶縁膜2上に、ポリシリコン膜3、窒化タングステンからなる反応障壁膜4、タングステン膜5、窒化シリコンからなるオフセット膜6を順次成膜した後、フォトレジストをマスクにしてオフセット膜6をエッチングする。続いて、このオフセット膜6をマスクにして、タングステン膜5をエッチングする。このときのエッチングガスに、フッ素系ガスと、塩素と、酸素と、窒素との混合ガスを用いる。

請求項（抜粋）：

フッ素系ガスと、塩素又は臭化水素と、酸素と、窒素とを含む混合ガスにより、タングステンをドライエッチングすることを特徴とするドライエッチング方法。

IPC (3件)：

H01L 21/3065 ,  C23F 4/00 ,  H01L 29/78

FI (5件)：

H01L 21/302 F ,  C23F 4/00 E ,  H01L 21/302 J ,  H01L 29/78 301 G ,  H01L 29/78 301 F

Fターム (45件)：

4K057DA11 ,  4K057DA12 ,  4K057DD01 ,  4K057DD08 ,  4K057DE01 ,  4K057DE06 ,  4K057DE08 ,  4K057DE11 ,  4K057DE20 ,  4K057DG02 ,  4K057DG12 ,  4K057DJ03 ,  4K057DM01 ,  4K057DM17 ,  4K057DM18 ,  4K057DM22 ,  4K057DM29 ,  4K057DN01 ,  5F004BA14 ,  5F004BA20 ,  5F004BB13 ,  5F004BB14 ,  5F004CA04 ,  5F004CA06 ,  5F004CB02 ,  5F004DA00 ,  5F004DA01 ,  5F004DA04 ,  5F004DA15 ,  5F004DA16 ,  5F004DA25 ,  5F004DA26 ,  5F004DB02 ,  5F004DB10 ,  5F004DB12 ,  5F004DB30 ,  5F004EA06 ,  5F004EA07 ,  5F004EA22 ,  5F004EB02 ,  5F040DC01 ,  5F040EC02 ,  5F040EC04 ,  5F040EC07 ,  5F040FC21