特許

J-GLOBAL ID：200903034351960849

半導体装置の製造方法

発明者： 川島 伊久衞
出願人/特許権者： 株式会社リコー
代理人 (1件)： 野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願平7-239235
公開番号（公開出願番号）：特開平9-064045
出願日： 1995年08月23日
公開日（公表日）： 1997年03月07日
要約：

【要約】【課題】 段差部の低い部分にのみ選択的に化学・機械研磨に対して研磨速度の小さい層を形成するとともに、そのプロセスコストを抑える。【解決手段】 メタル配線3を被って化学・機械研磨に対して研磨速度の大きい絶縁膜4と、その上の研磨速度の小さい絶縁膜5を形成し、その絶縁膜5上にP型フォトレジスト6を形成する。マスクを用いずにレジスト6に感光する光を照射し、メタル配線3からの反射を利用してレジスト6を露光する。現像工程を経て形成されたレジストパターンをマスクにしてドライエッチングにより絶縁膜5をエッチングして選択的に除去し、絶縁膜5を絶縁膜4の表面段差部の底部に選択的に残す。レジストを除去した後、化学・機械研磨により絶縁膜4の表面を研磨し、平坦化を行なう。

請求項（抜粋）：

以下の工程(A)から(D)を備えてメタル配線上の層間絶縁膜表面を平坦にすることを特徴とする半導体装置の製造方法。(A)メタル配線が形成された下地上に、後でその上層に形成されるメタル配線との間の層間絶縁膜となる絶縁膜を形成する工程、(B)その絶縁膜上にポジ型フォトレジストを塗布した後、マスクを用いずにその絶縁膜下のメタル配線からの反射を利用してフォトレジストを露光し、現像してメタル配線上部のフォトレジストを選択的に除去するリソグラフィー工程、(C)前記リソグラフィー工程によりパターン化されたフォトレジストをマスクとして前記絶縁膜をその厚さ方向の一部についてエッチングする工程、(D)フォトレジストを除去した後、化学・機械研磨を行なって絶縁膜表面を平坦化する工程。

IPC (5件)：

H01L 21/3205 ,  H01L 21/027 ,  H01L 21/3065 ,  H01L 21/304 321 ,  H01L 21/768

FI (6件)：

H01L 21/88 K ,  H01L 21/304 321 S ,  H01L 21/30 502 Z ,  H01L 21/30 574 ,  H01L 21/302 L ,  H01L 21/90 M