特許

J-GLOBAL ID：200903034397482968

メモリアクセス制御装置及び記憶媒体

発明者： 山内 労雄
出願人/特許権者： カシオ計算機株式会社
代理人 (1件)： 荒船 博司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-335772
公開番号（公開出願番号）：特開平11-175396
出願日： 1997年12月05日
公開日（公表日）： 1999年07月02日
要約：

【要約】 (修正有)【課題】 スタートROMのスタートアドレスから必要最小限のメモリ領域を、システム全体の中で最も少ないデータバス幅のものに固定し、スタートROM内の他のメモリ領域をプログラマブルにデータバス幅を変更設定可能として、ステータス入力端子を不要にする。【解決手段】 スタートROM4内のメモリ領域の一部をデータバス幅16ビット固定とし、その他のメモリ領域を16あるいは32ビットのデータバス幅でアクセス可能なプログラマブル領域とし、そのデータバス幅を固定したメモリ領域内の一部には、ROM4内あるいはその他のROM5内にアクセスする際のデータバス幅をプログラマブルに切り換えるための容量の少ないプログラムを格納することにより、ROM全体から見れば僅かなメモリ容量を消費するだけで、ROM4内にはデータバス幅設定用の専用端子を用意する必要がなくなる。

請求項（抜粋）：

CPUからアクセスされるメモリデバイス内を、当該CPUからアクセスされるスタートアドレスを含み、当該CPUからアクセスされるデータバス幅を固定した第1のメモリ領域と、当該CPUからアクセスされるデータバス幅をプログラマブルに可変可能とした第2のメモリ領域と、に区分し、前記CPUからのアクセス要求内容に応じて前記第2のメモリ領域にアクセスする際のデータバス幅を設定するバス幅設定手段と、このバス幅設定手段により設定されたデータバス幅に応じて、前記CPUからアクセス要求されるメモリアドレスを、当該データバス幅でアクセスするように変換して前記メモリデバイスに出力するアドレス変換手段と、前記CPUからアクセス要求されるメモリアドレスを、前記第1、第2のメモリ領域内のどの領域になるかを示すアドレスにデコードして出力するアドレスデコード手段と、このアドレスデコード手段によりデコードされたデコードアドレスと、前記バス幅設定手段により設定されたデータバス幅と、に基づいて前記第1、第2のメモリ領域内のアドレス領域を指定するアドレス領域指定手段と、このアドレス領域指定手段により指定されたアドレス領域と、前記アドレスデコード手段によりデコードされたデコードアドレスと、に基づいて前記第1、第2のメモリ領域にアクセスするタイミングを設定するアクセスタイミング設定手段と、を備えたことを特徴とするメモリアクセス制御装置。