特許
J-GLOBAL ID：200903034398867707
論理回路レイアウトデータ作成装置
発明者：
出願人/特許権者：
,
代理人 (1件)：
高田 守 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-209516
公開番号（公開出願番号）：特開平9-054796
出願日： 1995年08月17日
公開日（公表日）： 1997年02月25日
要約：
【要約】【課題】 同期回路のホールドタイミングエラーを回避するための人手によるレイアウトパターンの修正作業を不要にする。【解決手段】 同期回路ブロック中の後段およびその前段のフリップフロップと前記各フリップフロップのクロック入力端子にクロック信号を供給するクロックドライバとクロック信号線とにおける各遅延情報及び前記両フリップフロップ間の組合せ回路の遅延情報を用いて所定の条件を基にホールド・タイミング違反が発生するかしないかを判断したときに前記各遅延情報間の関係が前記所定の条件を満足しない場合、前記前段のフリップフロップのクロック入力端子に供給するクロック信号の遅延量を増加させる遅延調節部を備える。
請求項（抜粋）：
計算機上に論理回路と等価な論理回路モデルとして回路接続データを構築し、前記回路接続データを基にレイアウトデータを持つ標準セルを該標準セル間の配線の総和が最小になるように自動配置・配線することにより、前記論理回路の機能を実現する論理回路レイアウトデータを作成する論理回路レイアウトデータ作成装置において、論理合成等により得た前記標準セルの回路接続データを格納する回路接続データ格納部と、前記回路接続データに基づき自動配置・配線を行う自動配置・配線部と、前記自動配置・配線部による自動配置・配線結果から得られた配線情報に基づき自動配置・配線の対象となる同期回路ブロック中の最も後段のフリップフロップから順に選択し、選択されたフリップフロップのクロック入力端子にクロック信号を供給するクロックドライバとクロック信号線との遅延情報tc1、前記フリップフロップの前段のフリップフロップの端子間遅延情報tpd、前記全段のフリップフロップのクロック入力端子にクロック信号を供給するクロックドライバとクロック信号線との遅延情報tc0、および前記両フリップフロップ間の組合せ回路の遅延情報t1を抽出する遅延情報抽出部と、前記遅延情報抽出部で抽出した各遅延情報を用いて所定の条件を基にホールド・タイミング違反が発生するかしないかを判断するタイミング違反判断部と、前記タイミング違反判断部において前記条件を満たさない場合、前記前段のフリップフロップのクロック入力端子に供給するクロック信号の遅延量を増加させる遅延調節部とを備えたことを特徴とする論理回路レイアウトデータ作成装置。
FI (3件)：
G06F 15/60 656 D
, G06F 15/60 652 E
, G06F 15/60 658 U
