特許
J-GLOBAL ID：200903034401310093
逐次比較型アナログデジタル変換器
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-328458
公開番号（公開出願番号）：特開平5-167449
出願日： 1991年12月12日
公開日（公表日）： 1993年07月02日
要約：
【要約】【目的】本発明は、小型で、高速かつ高精度なアナログデジタル変換を行う逐次比較型アナログデジタル変換器を提供することを目的とする。【構成】比較器20は入力アナログ信号と比較用信号を比較する。比較器20からの出力信号に応答して、符号発生論理回路22はデジタルデータを更新する。符号発生論理回路22からの出力データを単位容量型CアレイDA変換器21はアナログ信号に変換し、比較器20に比較用信号として供給する。制御回路13及び加算器15は、単位容量型CアレイDA変換器21を構成する個々のコンデンサと所定の基準容量CBの差を求め、この差に基づいてAD変換回路50の各出力データに対応する校正値Hmを求め、メモリ回路14に記憶する。符号発生論理回路22の出力に応答して、第2の回路は校正値Hmを読みだし、校正値HmをDA変換し単位容量型CアレイDA変換器21の出力信号に加算する。
請求項（抜粋）：
入力アナログ信号と比較用信号を比較する比較器と、前記比較器の出力に応答してデジタルデータを更新して出力する符号発生論理回路と、前記符号発生論理回路の出力データをアナログ信号に変換し、前記比較用信号として前記比較器に供給する単位容量型Cアレイ・デジタルアナログ変換器と、を備えるアナログデジタル変換回路と、前記単位容量型Cアレイ・デジタルアナログ変換器を構成する個々のコンデンサと所定の基準容量の差を求め、この差に基づいて前記アナログデジタル変換回路の出力するデジタルデータそれぞれに対応する校正値を求める手段と、求められた校正値を記憶する記憶手段と、前記符号発生論理回路の出力に応答して前記記憶手段に記憶された校正値を読みだし、この校正値をデジタルアナログ変換して前記単位容量型Cアレイ・デジタルアナログ変換器の出力信号に加算して前記比較回路に供給する手段を有し、自己校正機能を有することを特徴とする逐次比較型アナログデジタル変換器。
IPC (3件)：
H03M 1/46
, H03M 1/10
, H03M 1/44
