特許
J-GLOBAL ID:200903034432543258
クロック位相調整回路
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
古澤 俊明
公報種別:公開公報
出願番号(国際出願番号):特願2001-192811
公開番号(公開出願番号):特開2003-008933
出願日: 2001年06月26日
公開日(公表日): 2003年01月10日
要約:
【要約】【課題】 A/D変換のサンプリングクロックとアナログ入力信号との位相ずれが0となるとともに、サンプリング点がアナログ入力信号の中心点となるようにクロックの位相調整を行うクロック位相調整回路を提供すること。【解決手段】 差分レベルと基準レベルとの差分の一致をレベル一致検出器16で検出し、部分的な一致検出を複数画素分集めて位相一致判定回路17で位相一致判定を出力し、この判定結果を探索位相制御信号発生回路21が内蔵するカウンタで積分して探索用の位相制御信号を発生し、信号中心位置演算回路22が位相一致点の略中心位置を演算して対応する位相制御信号を出力するとともに、探索中であるか否かを判別し、判別信号で切換回路23を制御して探索用の位相制御信号と位相一致点の略中心位置に対応した位相制御信号を切り換えて位相量調整器19へ出力することによってA/D変換器13のサンプリングクロックの位相を調整する。
請求項(抜粋):
A/D変換器13によりA/D変換するためのサンプリングクロックとアナログ入力信号との位相を最適に調整するためのクロック位相調整回路において、前記A/D変換器13の出力に基づいてサンプル画素間の差分レベルを検出する差分レベル検出器14と、前記A/D変換器13の出力に基づいて複数おきのサンプル画素間の差分による基準レベルを検出する基準レベル検出器15と、前記差分レベル検出器14の差分レベルと前記基準レベル検出器15の基準レベルとの差分の一致を検出するレベル一致検出器16と、このレベル一致検出器16からの部分的な一致検出を複数画素分集め、位相一致判定を出力する位相一致判定回路17と、この位相一致判定回路17の判定結果を、内蔵するカウンタで積分し、少なくともサンプリングクロック1周期分の探索期間の間、位相の一致と不一致を探索するための位相制御信号を発生する探索位相制御信号発生回路21と、前記位相一致判定回路17の出力と前記探索位相制御信号発生回路21の出力に基づいて、位相一致点の略中心位置を演算して対応する位相制御信号を出力するとともに、前記探索位相制御信号発生回路21が稼動中であるか否かを判別する判別信号を出力する信号中心位置演算回路22と、前記信号中心位置演算回路22の判別信号で前記探索位相制御信号発生回路21から出力する位相制御信号と前記信号中心位置演算回路22から出力する位相制御信号を切り換えて出力する切換回路23と、PLL回路20からの水平同期信号に同期したクロックに前記切換回路23からの位相制御信号に比例した位相量調整を行い、A/D変換のためのサンプリングクロックとして前記A/D変換器13に出力する位相量調整器19とを具備してなることを特徴とするクロック位相調整回路。
IPC (5件):
H04N 5/14
, G09G 3/20
, H03M 1/12
, H04L 7/033
, H04N 5/66
FI (5件):
H04N 5/14 Z
, G09G 3/20 K
, H03M 1/12 A
, H04N 5/66 C
, H04L 7/02 B
Fターム (34件):
5C021PA26
, 5C021PA54
, 5C021PA85
, 5C021SA08
, 5C021YC01
, 5C058AA06
, 5C058AA11
, 5C058BA04
, 5C058BB04
, 5C058BB08
, 5C058BB10
, 5C080AA05
, 5C080AA06
, 5C080AA10
, 5C080BB05
, 5C080DD03
, 5C080EE28
, 5C080GG07
, 5C080GG08
, 5C080JJ02
, 5C080JJ04
, 5J022AA01
, 5J022CA10
, 5J022CD04
, 5J022CE01
, 5J022CF01
, 5J022CF09
, 5K047AA06
, 5K047GG09
, 5K047GG11
, 5K047MM38
, 5K047MM45
, 5K047MM59
, 5K047MM60
前のページに戻る