特許

J-GLOBAL ID：200903034446051765

不揮発性半導体メモリ装置の動作方法

発明者： 藤原 一郎
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2003-001403
公開番号（公開出願番号）：特開2004-214506
出願日： 2003年01月07日
公開日（公表日）： 2004年07月29日
要約：

【課題】電荷注入効率が高く、消去時に、局所的なダメージが誘電体膜に導入され難く、データ書き換え特性がよい不揮発性メモリを提供する。【解決手段】データの書き込み時に、第1のソース・ドレイン領域SSLの電位を基準として第2のソース・ドレイン領域SBLに書き込みドレイン電圧を印加し、ゲート電極WLに書き込みゲート電圧を印加し、第2のソース・ドレイン領域SBL側で電離衝突に起因したホットエレクトロンを発生させ、発生させたホットエレクトロンを第2のソース・ドレイン領域SBL側から電荷蓄積膜GDに注入する。これにより、局部(記憶部)に電子が蓄積される。データの消去時に、最大6Vの消去電圧を印加し、ホールhを、記憶部を含む電荷蓄積膜GDに直接トンネル効果により注入する。【選択図】 図8

請求項（抜粋）：

半導体基板、前記半導体基板に形成されている第1導電型のチャネル形成領域、前記チャネル形成領域の一方の側に形成されている第2導電型の第1のソース・ドレイン領域、他方の側に形成されている第2導電型の第2のソース・ドレイン領域、少なくとも前記チャネル形成領域の上に形成され電荷蓄積能力を有する電荷蓄積膜、前記電荷蓄積膜の上に形成されているゲート電極を有する不揮発性半導体メモリ装置の動作方法であって、 データの書き込み時に、前記第1のソース・ドレイン領域の電位を基準として前記第2のソース・ドレイン領域に書き込みドレイン電圧を印加し、前記ゲート電極に書き込みゲート電圧を印加し、前記第2のソース・ドレイン領域側で電離衝突に起因したホットエレクトロンを発生させ、発生させた前記ホットエレクトロンを前記第2のソース・ドレイン領域側から前記電荷蓄積膜に注入し、 データの消去時に、前記チャネル形成領域と前記ゲート電極との間に消去電圧を印加し、ホールを、前記ホットエレクトロンが注入されている領域を含む前記電荷蓄積膜に直接トンネル効果により注入する不揮発性半導体メモリ装置の動作方法。

IPC (6件)：

H01L21/8247 ,  G11C16/02 ,  G11C16/04 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

FI (5件)：

H01L29/78 371 ,  H01L27/10 434 ,  G11C17/00 611E ,  G11C17/00 612E ,  G11C17/00 622C

Fターム (40件)：

5B025AA07 ,  5B025AB02 ,  5B025AD04 ,  5B025AD08 ,  5F083EP18 ,  5F083EP22 ,  5F083EP64 ,  5F083EP78 ,  5F083ER02 ,  5F083ER05 ,  5F083ER11 ,  5F083ER23 ,  5F083ER30 ,  5F083GA01 ,  5F083GA21 ,  5F083HA02 ,  5F083JA02 ,  5F083JA06 ,  5F083JA19 ,  5F083JA35 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083LA06 ,  5F083LA07 ,  5F083NA01 ,  5F083PR12 ,  5F083PR13 ,  5F083PR21 ,  5F083PR37 ,  5F101BA45 ,  5F101BA54 ,  5F101BB02 ,  5F101BC12 ,  5F101BD10 ,  5F101BD15 ,  5F101BD33 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07