特許

J-GLOBAL ID：200903034455357729

レジストパターン形成方法および半導体装置

発明者： 佐藤 康彦
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-059155
公開番号（公開出願番号）：特開平9-251943
出願日： 1996年03月15日
公開日（公表日）： 1997年09月22日
要約：

【要約】【目的】 被加工膜を高い寸法精度で加工し得るレジストパターンを、反射防止膜を設けることなく、しかもレジスト膜厚の変動に伴う寸法変動なく形成し得るパターン形成方法を提供する。【構成】 基板上に、露光波長に対して透明である被加工膜を形成する工程と、前記被加工膜上に感光性組成物を塗布し、フォトレジストを形成する工程と、前記フォトレジストに、前記露光波長を含む光源を用いてパターン露光を施す工程と、前記露光後のフォトレジストを、現像液を用いて現像処理する工程とを具備するレジストパターン形成方法である。前記被加工膜を形成する工程は、この被加工膜の表面に不規則で微細な凹凸を形成する工程を含むことを特徴とする。

請求項（抜粋）：

基板上に、露光波長に対して透明である被加工膜を形成する工程と、前記被加工膜上に感光性組成物を塗布し、フォトレジストを形成する工程と、前記フォトレジストに、前記露光波長を含む光源を用いてパターン露光を施す工程と、前記露光後のフォトレジストを、現像液を用いて現像処理する工程とを具備し、前記被加工膜を形成する工程は、この被加工膜の表面に不規則で微細な凹凸を形成する工程を含むことを特徴とするレジストパターン形成方法。

IPC (5件)：

H01L 21/027 ,  C23F 1/00 102 ,  H01L 21/28 ,  H01L 21/3065 ,  H01L 21/3205

FI (5件)：

H01L 21/30 574 ,  C23F 1/00 102 ,  H01L 21/28 L ,  H01L 21/302 H ,  H01L 21/88 B