特許
J-GLOBAL ID:200903034481163975
半導体回路
発明者:
出願人/特許権者:
代理人 (1件):
平戸 哲夫
公報種別:公開公報
出願番号(国際出願番号):特願平10-332295
公開番号(公開出願番号):特開2000-165229
出願日: 1998年11月24日
公開日(公表日): 2000年06月16日
要約:
【要約】【課題】CMOS方式の半導体回路に関し、電源電圧の低電圧化を図る場合であっても、高速動作を確保できるようにする。【解決手段】フリップフロップ回路44〜46とフリップフロップ回路52との間に論理回路47〜51を含むデータ伝送回路を配置する場合に、データ伝送時に出力がHレベルからLレベルに立ち下がる場合がある論理回路47、50については、出力立ち下がり速度が出力立ち上がり速度よりも高速となるように特化された論理回路を使用し、データ伝送時に出力がLレベルからHレベルに立ち上がる場合がある論理回路48、49、51については、出力立ち上がり速度が出力立ち下がり速度よりも高速となるように特化された論理回路を使用する。
請求項(抜粋):
出力立ち下がり速度が出力立ち上がり速度よりも高速となるように特化された第1品種の論理回路と、出力立ち上がり速度が出力立ち下がり速度よりも高速となるように特化された第2品種の論理回路と、データ出力状態と、Hレベル出力状態に固定されるプリチャージ状態とを持つ第1品種のフリップフロップ回路と、データ出力状態と、Lレベル出力状態に固定されるプリチャージ状態とを持つ第2品種のフリップフロップ回路とを、必要に応じて使用して構成されていることを特徴とする半導体回路。
IPC (2件):
FI (2件):
H03K 19/096 B
, H03K 3/037 Z
Fターム (17件):
5J043AA03
, 5J043AA04
, 5J043EE01
, 5J043JJ04
, 5J056AA03
, 5J056BB07
, 5J056BB17
, 5J056BB49
, 5J056CC14
, 5J056CC19
, 5J056DD13
, 5J056DD28
, 5J056EE11
, 5J056EE13
, 5J056FF01
, 5J056FF07
, 5J056KK01
前のページに戻る