特許

J-GLOBAL ID：200903034481748426

半導体装置およびその製造方法

発明者： 前田 健夫 ,  松岡 史倫 ,  浅野 恭典
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-257975
公開番号（公開出願番号）：特開平6-112477
出願日： 1992年09月28日
公開日（公表日）： 1994年04月22日
要約：

【要約】 (修正有)【目的】MOSトランジスタ特性の低下を防止するとともに多結晶シリコン層と不純物が導入された領域とのコンタクト抵抗の増加を抑制する。【構成】ゲ-ト酸化膜19の上に第1のアモルファスシリコン層を堆積し、NMOS領域12に位置する第1のアモルファスシリコン層にAsをイオン注入し、PMOS領域11に位置する第1のアモルファスシリコン層にBをイオン注入し、次に、第1のアモルファスシリコン層を熱処理によって再結晶化させることにより、結晶粒径が1μm〜3μm程度の第1の多結晶シリコン層22とし、この多結晶シリコン層22の上に第1のWSi層23を堆積し、前記第1の多結晶シリコン層22および第1のWSi層23をエッチングすることにより、前記NMOS領域12に位置する第1のゲ-ト電極24およびPMOS領域11に位置する第2のゲ-ト電極25を形成している。従って、多結晶シリコン層22の不純物濃度の低下を防止できる。

請求項（抜粋）：

半導体基板と、前記半導体基板の表面上に設けられた絶縁膜と、前記絶縁膜の上に設けられ不純物が導入された結晶粒径が大きい多結晶シリコン層とこれに積層された金属層とからなる少なくとも二層のゲ-ト電極と、を具備することを特徴とする半導体装置。

IPC (5件)：

H01L 29/784 ,  H01L 21/28 301 ,  H01L 27/092 ,  H01L 29/62 ,  H01L 21/336

FI (4件)：

H01L 29/78 301 G ,  H01L 27/08 321 D ,  H01L 27/08 321 F ,  H01L 29/78 301 Y