特許

J-GLOBAL ID：200903034496344992

ダイナミック形半導体記憶装置

発明者： 畠山 淳
出願人/特許権者： 富士通株式会社
代理人 (1件)： 平戸 哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-101818
公開番号（公開出願番号）：特開平8-297972
出願日： 1995年04月26日
公開日（公表日）： 1996年11月12日
要約：

【要約】【目的】キャパシタを使用してなるダイナミック形のメモリセルを使用して情報の記憶を行うダイナミック形半導体記憶装置に関し、チップ面積の増加及びスタンバイ時の消費電流の増加を招くことなく、ワード線を正電圧から負電圧にする場合にワード線から放出される電荷によりメモリセルのデータが破壊されないようにする。【構成】アクティブ時用負電圧発生器50の出力端50Aが接続された電圧供給線52と、スタンバイ時用負電圧発生器53の出力端53Aが接続された電圧供給線55との間に、制御信号φにより導通、非導通が制御され、アクティブ時には非導通、スタンバイ時には導通とされるスイッチ素子をなすnMOSトランジスタ56を接続する。

請求項（抜粋）：

メモリセルの電荷入出力用の電界効果トランジスタの導通、非導通を制御するワード線に正電圧又は負電圧を供給するダイナミック形半導体記憶装置において、前記ワード線に負電圧を供給する第1の電圧供給路と、前記電界効果トランジスタにバックバイアス電圧を供給する第2の電圧供給路とを設け、前記第1の電圧供給路と前記第2の電圧供給路との間に、前記ワード線を正電圧から負電圧にする場合に、前記ワード線から第1の電圧供給路に放出される電荷が前記第2の電圧供給路に流入することを阻止する電荷流入阻止手段を接続していることを特徴とするダイナミック形半導体記憶装置。