回り込みキャンセラ

発明者： , ,
出願人/特許権者：
代理人 (1件)：杉村暁秀 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-156234
公開番号（公開出願番号）：特開2000-349734
出願日： 1999年06月03日
公開日（公表日）： 2000年12月15日
要約：

【要約】【課題】従来の回り込みキャンセラにおいては、スキャッタードパイロット(SP)を使用して回り込み伝達関数を推定するようにしているため、π/4シフトDQPSK-OFDM方式を使用する差動系モードの地上デジタル放送の場合、回り込み伝達関数の推定が行えず、従って、回り込みキャンセラを実現することができなくなるという解決すべき課題があった。【解決手段】従来の回り込みキャンセラ中の複素除算回路(A)を、極座標変換回路13と直交座標変換回路21とを具えるとともに、該両回路間の角度信号成分の信号経路に少なくとも変調除去回路19が介挿されているような構成とした。

請求項（抜粋）：

減算器と該減算器の減算端子に、その出力信号が供給されるように実質的に接続された回り込み信号の複製を発生するデジタル信号処理部とを少なくとも具えてなり、前記減算器の被減算端子には前記回り込み信号を含んでいる受信信号が実質的に供給され、前記減算器の出力端子には中継放送機の入力端子が実質的に接続され、そして前記デジタル信号処理部の入力端子には、前記中継放送機の入出力信号のいずれか一方の信号が分岐されて実質的に供給されるように構成され、前記デジタル信号処理部はデジタルフィルタと該フィルタのタップ係数制御用の係数生成回路とで構成され、該係数生成回路は実質的にFFTまたはDFT回路、複素除算回路(A)、キャンセル残差演算回路、IFFTまたはIDFT回路、および係数抽出回路を縦続接続してなる回り込みキャンセラにおいて、前記複素除算回路(A)は、極座標変換回路と直交座標変換回路とを具えるとともに、該両回路間の角度信号成分の信号経路に少なくとも変調除去回路が介挿されていることを特徴とする回り込みキャンセラ。

IPC (3件)：

H04J 11/00 , H04B 3/23 , H04B 15/00

FI (3件)：

H04J 11/00 Z , H04B 3/23 , H04B 15/00

Fターム (12件)：

5K022DD33 , 5K022DD34 , 5K046AA05 , 5K046BB05 , 5K046EE06 , 5K046EE57 , 5K046HH11 , 5K052BB01 , 5K052BB14 , 5K052DD03 , 5K052DD04 , 5K052FF02

前のページに戻る