特許
J-GLOBAL ID：200903034555623302

エラー位置指定コードを用いて複数レベルセルメモリの訂正を行う方法および装置

発明者：
リーマン,ダニエル・エイチ

リーマン,ダニエル・エイチ について


出願人/特許権者：
インテル・コーポレーション

インテル・コーポレーション について


代理人 (1件)： 山川 政樹 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願平10-520437
公開番号（公開出願番号）：特表2001-503181
出願日： 1997年08月06日
公開日（公表日）： 2001年03月06日
要約：
【要約】マルチレベルセルメモリ(204)から読み取ったデータを訂正する方法および装置である。マルチレベルセルは、3個以上の電荷状態を記憶することができる。マルチレベルセルから読み取られる第1の電荷状態が誤っていると判定される。そのマルチレベルセルが、第1の状態よりも多くの電荷を有する第2の状態を維持している場合に生成されるはずの出力に対応する出力が生成される。
請求項（抜粋）：
3個以上の電荷状態を記憶することができる、メモリのマルチレベルセルからデータを読み取る方法であって、 (a)マルチレベルセルから読み取った第1の電荷状態が誤っていると判定するステップと、 (b)前記第1の電荷状態よりも多くの電荷を有する第2の電荷状態を維持している前記マルチレベルセルに対応する出力を提供するステップとを含む方法。
IPC (3件)：
G11C 29/00 631 ,  G06F 11/10 330 ,  G06F 12/16 320
FI (3件)：
G11C 29/00 631 Z ,  G06F 11/10 330 K ,  G06F 12/16 320 L
引用特許：
審査官引用 (6件)
  • 特開昭60-163300
  • 記憶システム
    公報種別：公開公報   出願番号：特願平6-326344   出願人：株式会社東芝
  • 特開昭63-308800
全件表示
引用文献：
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM