特許
J-GLOBAL ID：200903034560078100
アナログ回路用キャパシタ及びその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
芦田 哲仁朗 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-358701
公開番号（公開出願番号）：特開2001-177057
出願日： 1999年12月17日
公開日（公表日）： 2001年06月29日
要約：
【要約】【課題】 高耐圧大容量のアナログ回路用半導体キャパシタを提供する。【解決手段】 シリコンからなる下層電極15の上に、急速熱窒化により窒化膜19を形成し、さらに、酸化タンタルからなる誘電体膜23を形成する。ウエット酸化処理を行って、誘電体膜23と窒化膜19とを介して、下層電極15と窒化膜19との間に酸化膜17を形成する。さらに、窒化膜19中の窒素と結合していないシリコンを酸化する。これにより、実効的に2nm以上の厚さの酸化膜を形成する。さらに、この酸化処理により、誘電体膜23を再結晶化する。続いて、上層電極25を形成し、キャパシタを完成する。
請求項（抜粋）：
第1の電極となる半導体層を形成する第1電極形成工程と、前記半導体層上に、誘電体膜を形成する誘電体膜形成工程と、前記誘電体膜を介して前記半導体層を酸化することにより、前記半導体層と前記誘電体膜との間に、絶縁性酸化膜を形成する酸化膜形成工程と、前記誘電体膜上に、前記第1の電極に対向する第2の電極を形成する第2電極形成工程と、を備えることを特徴とするアナログ回路用キャパシタの製造方法。
IPC (2件)：
Fターム (10件)：
5F038AC05
, 5F038AC16
, 5F038AC17
, 5F038AC18
, 5F038DF01
, 5F038EZ11
, 5F038EZ12
, 5F038EZ16
, 5F038EZ17
, 5F038EZ20
