特許

J-GLOBAL ID：200903034564295733

ICテスタの並列試験方法

発明者： 伊藤 稀祥
出願人/特許権者： 安藤電気株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平8-099406
公開番号（公開出願番号）：特開平9-264933
出願日： 1996年03月28日
公開日（公表日）： 1997年10月07日
要約：

【要約】【課題】 ハンドラから状態信号を受信してハンドラの処理開始時刻を予測し、テスト開始要求割り込み待ち時間を可変させるICテスタの並列試験方法を提供する。【解決手段】 ICを自動供給・収容する自動搬送手段からテスト開始割り込み信号をICテスタ1の外部機器制御回路1Aに送出すると、外部機器制御回路1Aは全ての自動搬送手段からテスト開始要求割り込み信号が送出されれば各IC測定部でICのテストを同時に実行し、全ての自動搬送手段からテスト開始要求割り込み信号が送出されていないときは、テスト開始要求割り込み信号が送出されていない自動搬送手段の稼動状態をICテスタ1のコンピュータ1Bで読み込んで有効な待ち状態かを判定し、有効な待ち状態でなければ直ちにテストを実行し、有効な待ち状態であれば最適待ち時間を算出して、最適待ち時間経過時点でテストを実行する。

請求項（抜粋）：

ICテスタ(1) に接続し、ICを装着して試験を実行する複数のIC測定部と、前記複数のIC測定部にそれぞれ取り付け、前記ICを自動供給・収容する自動搬送手段を備え、前記自動搬送手段からテスト開始割り込み信号をICテスタ(1) の外部機器制御回路(1A)に送出し、あらかじめ設定された任意の最終待ち時間までにテスト開始要求割り込み信号を送出した自動搬送手段は、IC測定部に前記ICを装着して各IC測定部で同時に測定し、最終待ち時間経過後に残りの自動搬送手段からテスト開始要求割り込み信号が送出されたときは、外部機器制御回路(1A)はテストが終了するまで受付を保留し、測定の終了した前記ICをそれぞれ前記自動搬送手段に収容するとともに各自動搬送手段からのテスト開始要求割り込み信号を受け付け、順次ICの試験を実行するICテスタの並列試験方法において、外部機器制御回路(1A)は全ての自動搬送手段からテスト開始要求割り込み信号が送出されれば各IC測定部で前記ICのテストを実行し、全ての自動搬送手段からテスト開始要求割り込み信号が送出されていないときは、テスト開始要求割り込み信号が送出されていない自動搬送手段の稼動状態をICテスタ(1) のコンピュータ(1B)で読み込んで有効な待ち状態かを判定し、有効な待ち状態でなければ直ちにテストを実行し、有効な待ち状態であれば最適待ち時間を算出して、最適待ち時間経過時点でテストを実行することを特徴とするICテスタの並列試験方法。

IPC (3件)：

G01R 31/28 ,  G01R 31/26 ,  H01L 21/66

FI (3件)：

G01R 31/28 H ,  G01R 31/26 G ,  H01L 21/66 B