特許

J-GLOBAL ID：200903034568940005

半導体チップ

発明者： 加藤 崇
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 開口 宗昭
公報種別：公開公報
出願番号（国際出願番号）：特願2001-121685
公開番号（公開出願番号）：特開2002-319607
出願日： 2001年04月19日
公開日（公表日）： 2002年10月31日
要約：

【要約】【課題】 TEG素子の個数を減らすことなく、かつ回路構造を複雑にすることなく、半導体チップ内のTEG素子占有面積を低減すること、あるいはTEG測定用電極パッドの占有面積を低減することができる半導体チップを提供する。【解決手段】 TEG素子は組み立て用およびTEG測定用兼用電極パッド230,231とTEG測定用電極パッド240の間に存在する空き領域に形成する。そして、組み立て用電極パッド210〜216と組み立て用およびTEG測定用兼用電極パッド230,231が半導体素子101と内部配線によって電気的に接続し、組み立て用およびTEG測定用兼用電極パッド230,231とTEG測定用電極パッド240がTEG素子と内部配線によって電気的に接続する。

請求項（抜粋）：

半導体素子と電極パッドとその半導体素子と電極パッドとを接続する内部配線とを有する半導体チップ内の空き領域にTEG素子を形成し、このTEG素子を内部配線によって電極パッドと接続することを特徴とする半導体チップ。

IPC (4件)：

H01L 21/66 ,  G01R 31/28 ,  H01L 21/822 ,  H01L 27/04

FI (3件)：

H01L 21/66 Y ,  G01R 31/28 U ,  H01L 27/04 T

Fターム (16件)：

2G132AK07 ,  2G132AL05 ,  4M106AA02 ,  4M106AA07 ,  4M106AB15 ,  4M106AC02 ,  4M106AC04 ,  4M106AC07 ,  4M106AD01 ,  5F038BE05 ,  5F038BE07 ,  5F038CA10 ,  5F038CA13 ,  5F038DT04 ,  5F038DT12 ,  5F038EZ20