特許
J-GLOBAL ID:200903034570923630

電源回路

発明者:
出願人/特許権者:
代理人 (1件): 京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-007986
公開番号(公開出願番号):特開平9-201057
出願日: 1996年01月22日
公開日(公表日): 1997年07月31日
要約:
【要約】【課題】交流入力電圧に対する整流回路を省き直接スイッチングを行うことにより効率を向上させる。【解決手段】交流入力電圧を正負両サイクルに対し直接双方向のスイッチングを行うMOSFET1,2と、トランス11の二次側に発生するスイッチグパルスで交流入力電圧の正サイクル時のパルスを同期整流するMOSFET3と、負サイクル時のパルスを同期整流するMOSFET4と、同期した各駆動パルス101,102,103を発生するパルス発生回路8などで構成する。
請求項(抜粋):
1次側にある第1の巻線と2次側にある第2および第3の巻線とを有する電圧変換用のトランスと、前記第1の巻線に入力される交流入力電圧の正負両サイクルをそれぞれスイッチングするための第1の駆動用パルスで動作する第1および第2のFETと、前記第2の巻線に発生するスイッチングパルスを同期整流するための第2の駆動用パルスで動作する第3のFETと、前記第3の巻線に発生するスイッチングパルスを同期整流するための第3の駆動用パルスで動作する第4のFETと、前記第3および第4のFETの出力するパルスを加算した後に接続されたフライホールダイオードと平滑用線輪とコンデンサとから成る出力回路と、前記交流入力電圧の正負サイクルを検出して前記交流入力電圧の周波数より高い周波数の前記第1の駆動用パルスと前記第1の駆動用パルスに同期し前記交流入力電圧の正サイクルの期間のみ出力する前記第2の駆動用パルスと前記第1の駆動用パルスに同期し前記交流入力電圧の負サイクルの期間のみ出力する前記第3の駆動用パルスとを出力するパルス発生回路とを備えることを特徴とする電源回路。
IPC (3件):
H02M 7/21 ,  H02J 1/00 306 ,  H02M 3/28
FI (3件):
H02M 7/21 Z ,  H02J 1/00 306 G ,  H02M 3/28 F

前のページに戻る