特許
J-GLOBAL ID：200903034620537842
密結合マルチプロセッサシステムの制御方法、密結合マルチプロセッサシステム及びその記録媒体
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-328831
公開番号（公開出願番号）：特開平11-161545
出願日： 1997年11月28日
公開日（公表日）： 1999年06月18日
要約：
【要約】【課題】 大幅な処理性能低下を回避した密結合マルチプロセッサシステムを提供する。【解決手段】 キャッシュメモリを備えた複数のプロセッサがそれぞれプロセッサコントローラを介してバスに接続され、各プロセッサコントローラにキャッシュメモリのタグ情報が格納されたコピータグメモリを備えた密結合マルチプロセッサシステムあって、各プロセッサコントローラは、コピータグメモリから読み出したタグ情報にパリティエラーを検出した場合に、そのタグ情報のアドレスをレジスタに保持し、コピータグメモリから読み出したタグ情報に再びパリティエラーを検出した場合に、そのタグ情報のアドレスとレジスタに保持されたアドレスとを比較し、2つのアドレスが一致しない場合はコピータグメモリの使用を禁止し、2つのアドレスが一致した場合はそのアドレスの使用のみを禁止する。
請求項（抜粋）：
キャッシュメモリを備えた複数のプロセッサがそれぞれプロセッサコントローラを介してバスに接続され、前記プロセッサコントローラにそれぞれ前記キャッシュメモリのタグ情報が格納されたコピータグメモリを備えた密結合マルチプロセッサシステムの制御方法であって、前記プロセッサコントローラは、それぞれ前記コピータグメモリから読み出した前記タグ情報にパリティエラーを検出した場合に、該タグ情報のアドレスをレジスタに保持し、前記コピータグメモリから読み出した前記タグ情報に再びパリティエラーを検出した場合に、該タグ情報のアドレスと前記レジスタに保持されたアドレスとを比較し、2つのアドレスが一致しない場合は前記コピータグメモリの使用を禁止し、前記2つのアドレスが一致した場合は前記コピータグメモリの該アドレスの使用のみを禁止する密結合マルチプロセッサシステムの制御方法。
IPC (4件)：
G06F 12/08
, G06F 12/08 310
, G06F 12/16 310
, G06F 15/16 470
G06F 12/08 J
, G06F 12/08 310 B
, G06F 12/16 310 C
, G06F 15/16 470 M
