テスト回路を内蔵したアナログ・ディジタル混在マスタ

発明者：
出願人/特許権者：
代理人 (1件)：藤巻正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平4-074673
公開番号（公開出願番号）：特開平5-281304
出願日： 1992年03月30日
公開日（公表日）： 1993年10月29日
要約：

【要約】【目的】 Βi-CΜΟSアナログ・ディジタル混在LSΙにおけるテスト回路を内蔵したアナログ・ディジタル混在マスタにおいて、テストが容易に行なえるようにし、かつそのテストのためのプログラム開発期間を著しく短縮する。【構成】アナログ回路1とディジタル回路2とは、セレクタ3〜7を介して相互に接続される。またテスト端子T3〜T5もセレクタ3〜7を介してアナログ回路1又はディジタル回路2に接続される。セレクタ3〜7における各種接続は、テストモード端子A・T及び端子D・Tに印加される信号によって制御され、各種テストモードに対応して切り換えられる。

請求項（抜粋）：

バイポーラデバイスをアレイ状に配置したアナログ回路部と、CΜΟSゲートアレイからなるディジタル回路部とを有する半導体集積回路において、前記アナログ回路部と前記ディジタル回路部との接続状態を切り換える複数のセレクタ回路と、この複数のセレクタ回路を制御する信号が印加されるテストモード切り換え端子とを有することを特徴とするテスト回路を内蔵したアナログ・ディジタル混在マスタ。

IPC (5件)：

G01R 31/28 , H01L 21/66 , H01L 21/82 , H01L 27/04 , H01L 27/06

FI (3件)：

G01R 31/28 V , H01L 21/82 S , H01L 27/06 321 G

引用特許：

審査官引用 (5件)

特開昭63-075680
特開昭62-212582
特開昭58-123750

全件表示

前のページに戻る