特許

J-GLOBAL ID：200903034648544151

半導体記憶装置及びその製造方法

発明者： 武内 英樹 ,  岡山 智
出願人/特許権者： 新日本製鐵株式会社
代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-351872
公開番号（公開出願番号）：特開平7-202023
出願日： 1993年12月28日
公開日（公表日）： 1995年08月04日
要約：

【要約】【目的】 セル面積当りのキャパシタ容量が大きいDRAMメモリセルを得る。【構成】 メモリセル23のキャパシタ部25の容量電極19が、ポリシリコン膜8と、その上面に異方性エッチングによる側壁形成技術により形成された高さ数100nmのポリシリコン環状突出部12、16、18とから構成され、且つ、環状突出部12〜18を含む容量電極19の表面に、直径が20〜30nmのポリシリコン半球状グレイン20が密に形成されている。

請求項（抜粋）：

トランジスタとキャパシタとからなるメモリセルを有する半導体記憶装置であって、上記キャパシタが、実質的に半導体基板と平行な方向に延びるキャパシタ下部電極とキャパシタ誘電体膜を介してこのキャパシタ下部電極に対向するキャパシタ上部電極とを有する半導体記憶装置において、上記キャパシタ下部電極が、その上面に、上記半導体基板に対して実質的に垂直な方向に突出する少なくとも1個の突出部を有し、且つ、この突出部の表面に多数の凹凸部が形成されていることを特徴とする半導体記憶装置。

IPC (4件)：

H01L 21/8242 ,  H01L 27/108 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H01L 27/10 325 C ,  H01L 27/04 C