特許
J-GLOBAL ID：200903034655282979

オシレータ回路、そのオシレータ回路を用いたセルフリフレッシュ用オシレータ及び基板バイアス回路

発明者：
小川 和樹

小川 和樹 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について

, 
富士通ヴィエルエスアイ株式会社

富士通ヴィエルエスアイ株式会社 について


代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平6-009985
公開番号（公開出願番号）：特開平7-221604
出願日： 1994年01月31日
公開日（公表日）： 1995年08月18日
要約：
【要約】【目的】温度特性に対応した発振周波数を得る。【構成】オシレータ回路10にはリングオシレータ部11と電源バイアス回路部12とが設けられている。リングオシレータ部11は奇数段の直列に接続したインバータ回路INV1〜INV3と、そのインバータ回路INV1〜INV3に対応したPチャネルMOSトランジスタTP1 〜TP3 、NチャネルMOSトランジスタTN1 〜TN3 とから構成されている。電源バイアス回路部12はPチャネルMOSトランジスタTP4 とNチャネルMOSトランジスタTN4 及びデプレッション型のNチャネルMOSトランジスタDT1 とから構成されている。各MOSトランジスタTP1 〜TP3 とMOSトランジスタTP4 、及び各MOSトランジスタTN1 〜TN3 とMOSトランジスタTN4 とがカレントミラーを構成する。MOSトランジスタDT1 のゲート端子は低電位側電源Vssに接続され、テーリング領域で動作する。
請求項（抜粋）：
奇数段のインバータ回路(INV1〜INV3)を直列接続し、各インバータ回路(INV1〜INV3)と高電位側電源(Vcc)との間にはPチャネルMOSトランジスタ(TP1〜TP3)をそれぞれ接続し、各インバータ回路(INV1〜INV3)と低電位側電源(Vss)との間にはNチャネルMOSトランジスタ(TN1〜TN3)をそれぞれ接続し、各PチャネルMOSトランジスタ(TP1〜TP3)のゲート端子にはゲート端子とドレイン端子とを互いに接続したPチャネルMOSトランジスタ(TP4)のゲート端子を接続し、各NチャネルMOSトランジスタ(TN1〜TN3)のゲート端子にはゲート端子とドレイン端子とを互いに接続したNチャネルMOSトランジスタ(TN4)のゲート端子を接続し、PチャネルMOSトランジスタ(TP4)とNチャネルMOSトランジスタ(TN4)とのドレイン端子間にはその温度上昇に応じて電流を増加させる電流制御素子(DT1)を接続したオシレータ回路。
IPC (2件)：
H03K 3/354 ,  G11C 11/406
引用特許：
出願人引用 (1件)
  • 電圧制御型発振回路
    公報種別：公開公報   出願番号：特願平4-174316   出願人：三洋電機株式会社
審査官引用 (1件)
  • 電圧制御型発振回路
    公報種別：公開公報   出願番号：特願平4-174316   出願人：三洋電機株式会社

前のページに戻る

TOP

BOTTOM