特許

J-GLOBAL ID：200903034686263603

半導体装置の製造方法

発明者： 安藤 岳
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 鈴木 弘男
公報種別：公開公報
出願番号（国際出願番号）：特願平7-037962
公開番号（公開出願番号）：特開平8-236756
出願日： 1995年02月27日
公開日（公表日）： 1996年09月13日
要約：

【要約】【目的】 ソース・ドレインの平面積が小さく接合容量の小さいMOSトランジスタを、リークやショートを生じにくくして安定して製造することができる半導体装置の製造方法を提供すること。【構成】 フィールド酸化膜2の上に形成した多結晶シリコン層4と、ソース・ドレイン8の上に、同時に、選択化学気相成長法によってシリコン層10を形成し、これらを接続させてソース・ドレイン8をフィールド酸化膜2の上に延長させる。

請求項（抜粋）：

半導体基板の表面領域に形成された素子分離絶縁膜と、前記半導体基板の表面上にゲート酸化膜を介して形成されたゲート電極と、該ゲート電極の側面に形成された絶縁膜の側壁と、前記半導体基板の表面領域に前記ゲート電極を挟んで形成され且つ前記素子分離絶縁膜上に延長されたソースおよびドレインとを備えた半導体装置の製造方法において、前記素子分離絶縁膜上の前記ソースおよびドレインの延長領域に予め第1の半導体層または金属層を形成する工程と、前記第1の半導体層または金属層の上と前記半導体基板の表面領域の前記ソースおよびドレインの上に同時に、選択的に第2の半導体層または金属層を形成し、これらを接続させる工程とを有することを特徴とする半導体装置の製造方法。